特許
J-GLOBAL ID：200903037734105950

選択回路

発明者：
入口 雅夫

入口 雅夫 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2006-257366
公開番号（公開出願番号）：特開2008-079100
出願日： 2006年09月22日
公開日（公表日）： 2008年04月03日
要約：
【課題】半導体スイッチ素子の有する非線形性によって引き起こされる信号歪を極めて小さく抑える。【解決手段】入力端子INaと、入力端子INaに一端を接続する直列接続された抵抗素子R1a、R2aと、抵抗素子間の接続点に一端を接続する半導体スイッチ素子SW1aと、抵抗素子R1a、R2aの他端に一端を接続する半導体スイッチ素子SW2a、SW3aと、から構成される回路群を複数備える。それぞれの回路群中の半導体スイッチ素子SW1a、SW1b、・・SW1nの他端を共通に反転入力端子と接続し、それぞれの回路群中の半導体スイッチ素子SW2a、SW2b、・・SW2nの他端を共通に出力端子と接続する演算増幅器OPと、それぞれの回路群中の半導体スイッチ素子SW3a、SW3b、・・SW3nの他端を共通に接続する出力端子OUTと、を備える。【選択図】図1
請求項（抜粋）：
選択回路入力端子と、 直列接続された2個以上の抵抗素子から構成されると共に、前記選択回路入力端子に一端を接続する第1の抵抗素子群と、 前記第1の抵抗素子群中の2個の抵抗素子間のいずれか一つの接続点に一端を接続する第1の半導体スイッチ素子と、 前記第1の抵抗素子群の他端に一端を接続する第2の半導体スイッチ素子と、 前記第1の抵抗素子群の他端に一端を接続する第3の半導体スイッチ素子と、 から構成される第1の回路群を複数備え、 それぞれの前記回路群中の第1の半導体スイッチ素子の他端を共通に反転入力端子と接続し、それぞれの前記回路群中の第2の半導体スイッチ素子の他端を共通に出力端子と接続する演算増幅器と、 それぞれの前記回路群中の第3の半導体スイッチ素子の他端を共通に接続する選択回路出力端子と、 を備えることを特徴とする選択回路。
IPC (2件)：
H03K 17/00 ,  H03F 1/32
FI (2件)：
H03K17/00 E ,  H03F1/32
Fターム (27件)：
5J055AX00 ,  5J055BX03 ,  5J055CX24 ,  5J055DX01 ,  5J055EX01 ,  5J055EX02 ,  5J055EY01 ,  5J055EY03 ,  5J055EZ09 ,  5J055EZ13 ,  5J055FX02 ,  5J055FX05 ,  5J055FX08 ,  5J055FX18 ,  5J055FX19 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J500AA01 ,  5J500AA47 ,  5J500AC21 ,  5J500AF18 ,  5J500AH25 ,  5J500AH38 ,  5J500AK01 ,  5J500AM13 ,  5J500AT06
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM