特許

J-GLOBAL ID：200903037818217184

半導体デバイス

発明者： 大塚 健一 ,  樽井 陽一郎 ,  今泉 昌之 ,  杉本 博司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 曾我 道照 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-093426
公開番号（公開出願番号）：特開2002-289880
出願日： 2001年03月28日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】 半導体領域を覆う酸化膜との界面において、漏れ電流や降伏点の発生源となる欠陥、準位の発生を防止し、半導体領域から予測される素子特性を実現できる半導体デバイスを提供する。【解決手段】 半導体の積層構造において、2つ以上の領域が接合する面に接するようにして動作領域となる半導体領域を覆うエピタキシャル成長層7を設けた。

請求項（抜粋）：

半導体の積層構造において、2つ以上の領域が接合する面に接するようにして動作領域となる半導体領域を覆うエピタキシャル成長層を設けたことを特徴とする半導体デバイス。

IPC (5件)：

H01L 29/861 ,  H01L 29/16 ,  H01L 29/78 652 ,  H01L 29/78 ,  H01L 21/329

FI (6件)：

H01L 29/16 ,  H01L 29/78 652 K ,  H01L 29/78 652 T ,  H01L 29/91 D ,  H01L 29/91 B ,  H01L 29/91 F

引用特許：

審査官引用 (2件)

• パッシベーション層を有する半導体デバイス
  公報種別：公表公報   出願番号：特願平8-520906   出願人：エービービーリサーチリミテッド
• 絶縁されたゲートを有する半導体デバイス
  公報種別：公表公報   出願番号：特願平8-519734   出願人：エービービーリサーチリミテッド