半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：紋田誠 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-088070
公開番号（公開出願番号）：特開2001-273783
出願日： 2000年03月28日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】半導体記憶装置において、メモリセル信頼性を高くするとともに、記憶データの読み出しを確実にすること。【解決手段】メモリセルを選択トランジスタと2個のメモリトランジスタとの直列接続体で構成すると共に、この直列接続体の不良状態を模擬し、データ読み出し時の参照信号を発生するための不良モデルを設ける。そして、記憶状態に応じてメモリセルに流れる電流と不良モデルに流れる電流とを比較し、この比較結果にしたがってメモリセルの読み出し時の発生信号を判別する。これによりメモリセルの1つのメモリトランジスタが不良(ショート)状態となり、記憶状態による電圧差が少ない場合にも、確実に記憶状態を読み出す。

請求項（抜粋）：

選択トランジスタと2個のメモリトランジスタとの直列接続体からなり、前記各メモリトランジスタのワードラインとビットラインとに電圧を印加し、トンネル絶縁膜を介した電子のトンネリングによりデータの書き込み及び読み出しがなされるメモリセルと、前記直列接続体の不良状態を模擬し、前記メモリセルのデータ読み出し時の参照信号を発生するための不良モデルと、前記不良モデルに直列接続され、一定の電流が流される第1電流経路と、前記メモリセルに直列接続され、前記第1電流経路の電流の所定倍率の電流が流されるように設定される第2電流経路を持ち、前記第1電流経路の一定の電流にも基づく参照信号と、前記第2電流経路に実際に流れる電流に基づく発生電圧とを比較する比較手段とを有し、前記メモリセルのデータ読み出し時の前記発生信号と、前記不良モデルの前記参照信号とを比較し、前記メモリセルに書き込まれているデータを判別することを特徴とする半導体記憶装置。

IPC (4件)：

G11C 16/06 , G11C 11/22 , G11C 17/18 , G11C 16/04

FI (4件)：

G11C 11/22 , G11C 17/00 634 E , G11C 17/00 306 B , G11C 17/00 622 E

Fターム (14件)：

5B003AA10 , 5B003AB03 , 5B003AB05 , 5B003AB06 , 5B003AC01 , 5B003AC07 , 5B003AD05 , 5B003AD06 , 5B025AA02 , 5B025AB01 , 5B025AC02 , 5B025AD06 , 5B025AD07 , 5B025AE00

引用特許：

審査官引用 (7件)

特開昭63-306600
特開昭60-246099
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平3-186438 出願人：株式会社東芝

全件表示

前のページに戻る