特許
J-GLOBAL ID：200903037917911076

化合物半導体装置の保護膜形成方法

発明者：
分島 彰男

分島 彰男 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 志賀 正武
公報種別：公開公報
出願番号（国際出願番号）：特願平8-149437
公開番号（公開出願番号）：特開平9-330927
出願日： 1996年06月11日
公開日（公表日）： 1997年12月22日
要約：
【要約】【課題】 半導体基板中への不純物の侵入を防止することのできる化合物半導体装置の保護膜形成方法を提供する。【解決手段】 プラズマCVD法によりHJFETの表面に保護膜であるSiN膜を形成する際に、まず、反応室内で200°Cに保持された試料ホルダーに試料を搬入する。そして、15分間真空引きを行った後に次の15分間で成膜温度である300°Cに昇温し、その後、15分間成膜を行う。
請求項（抜粋）：
化合物半導体装置の表面にCVD法により保護膜を形成する方法であって、前記化合物半導体装置を前記保護膜の成膜温度より低い温度にて真空状態とし、次いで、前記保護膜の成膜温度まで温度を上昇させた後、前記化合物半導体装置の表面に保護膜を形成することを特徴とする化合物半導体装置の保護膜形成方法。
IPC (6件)：
H01L 21/318 ,  C23C 16/44 ,  H01L 21/31 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
FI (4件)：
H01L 21/318 A ,  C23C 16/44 J ,  H01L 21/31 C ,  H01L 29/80 H
引用特許：
審査官引用 (8件)
  • 特開昭63-077139
  • 特開昭64-077942
  • 特開平4-171822
全件表示

前のページに戻る

TOP

BOTTOM