特許

J-GLOBAL ID：200903037968073644

一連の変換を行って一変換を分離する命令を含む命令の組合せ

発明者： シャイ グエロン ,  ゼーヴ スペルベル
出願人/特許権者： インテル コーポレイション
代理人 (3件)： 伊東 忠彦 ,  大貫 進介 ,  伊東 忠重
公報種別：公開公報
出願番号（国際出願番号）：特願2009-045094
公開番号（公開出願番号）：特開2009-211071
出願日： 2009年02月27日
公開日（公表日）： 2009年09月17日
要約：

【課題】高度暗号化標準(AES)は、情報を暗号化し、復号することが可能な対称ブロック暗号である。【解決手段】暗号化(暗号)は、秘密鍵(暗号鍵)を使用して一連の変換(ShiftRows、SubstituteBytes、MixColumns)を行って、「平文」として表す理解できるデータを、「暗号文」として表す理解できない形式に変換する。逆暗号(復号)における変換(InverseShiftRows、InverseSubstituteBytes、InverseMixColumns)は、暗号における変換の逆である。暗号化及び復号は、一連の変換を行う命令の使用によって効率的に行われる。前述の命令の組合せは、変換(ShiftRows、SubstituteBytes、MixColumns、InverseShiftRows、InverseSubstituteBytes、InverseMixColumns)の分離を得ることを可能にする。【選択図】図1

請求項（抜粋）：

方法であって、 複数の命令を組み合わせる工程を含み、前記命令の少なくとも1つは、変換シーケンスを行い、前記命令は、実行されると、前記変換シーケンスにおける変換のうちの1つのみを前記命令の組合せが行うような順序で組み合わせられる方法。

IPC (1件)：

G09C 1/00

FI (2件)：

G09C1/00 610A ,  G09C1/00 650Z

Fターム (10件)：

5J104AA18 ,  5J104AA32 ,  5J104AA41 ,  5J104EA04 ,  5J104EA08 ,  5J104JA03 ,  5J104JA09 ,  5J104NA02 ,  5J104NA37 ,  5J104NA39

引用特許：

審査官引用 (2件)

• 改良されたオメガおよびフリップステージに基づく置換命令を用いて置換を実行するための方法およびシステム
  公報種別：公表公報   出願番号：特願2001-585439   出願人：リー,ルビー,ビー.
• パラレル・モードでの先進暗号化標準(AES)の暗号化および復号を最適化する方法および装置
  公報種別：公開公報   出願番号：特願2009-043695   出願人：インテルコーポレイション

引用文献：

審査官引用 (6件)

• “ブロック暗号の高速ソフトウェア実装法の改良”
• “Software mitigations to hedge AES against cache-based software side channel vulnerabilities”
• “Parallelization of the AES Algorithm”
• “Intel's New AES Intructions for Enhanced Performance and Security”
• “An AES crypto chip using a high-speed parallel pipelined architecture”
• “A Compact Rijndael Hardware Architecture with S-Box Optimization”