特許
J-GLOBAL ID：200903038062330522

半導体装置及びその製造方法

発明者：
松原 義久

松原 義久 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 渡辺 勝 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-346031
公開番号（公開出願番号）：特開2000-174023
出願日： 1998年12月04日
公開日（公表日）： 2000年06月23日
要約：
【要約】【課題】 銅多層配線構造を実現するに当たって銅埋め込み配線用の溝をリソグラフィー法で形成する場合の下層銅配線からの反射を防止し、且つ、銅配線の酸化も防止する。【解決手段】 銅埋め込み配線を多層に形成した半導体装置において、少なくとも一つの積層される銅配線間の層間膜として下層銅配線側からフッ素を含有するアモルファスカーボン膜とSiO2膜をこの順で積層した積層構造を有する、あるいは窒化珪素上に窒化酸化珪素又は炭化珪素をこの順に積層した積層構造、炭化珪素単独層を含む構造。
請求項（抜粋）：
銅埋め込み配線を多層に形成した半導体装置において、少なくとも一つの積層される銅配線間の層間膜として下層銅配線側からフッ素を含有するアモルファスカーボン膜とSiO2膜をこの順で積層した積層構造を有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/3205 ,  H01L 21/768
FI (3件)：
H01L 21/88 M ,  H01L 21/90 M ,  H01L 21/90 C
Fターム (13件)：
5F033HH11 ,  5F033HH33 ,  5F033MM01 ,  5F033MM05 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ02 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033TT02
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM