特許
J-GLOBAL ID：200903038124802051
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-146345
公開番号（公開出願番号）：特開平11-340437
出願日： 1998年05月27日
公開日（公表日）： 1999年12月10日
要約：
【要約】【課題】 製造工程を増加させず、かつ、ホットキャリア耐性を劣化させない半導体装置およびその製造方法を提供する。【解決手段】 P型シリコン基板1の表面の該領域にシリコン酸化膜からなる素子分離絶縁膜2によって素子領域Sが画定され、素子領域SのP型シリコン基板1表面には、膜厚8nmのシリコン酸化膜からなるゲート酸化膜3が形成されている。メモリセル領域のゲート酸化膜3表面の該領域には、メモリセルトランジスタのゲート電極4が形成され、周辺回路領域のゲート酸化膜3表面の該領域には、周辺ゲート電極10が形成されている。セルゲート電極4および周辺ゲート電極10の表面には、第1のシリコン窒化膜31が形成され、セルゲート電極4の側面には、セルゲート側面シリコン酸化膜6が形成されている。周辺ゲート電極10の側面には、周辺ゲート側面シリコン窒化膜12が形成されている。
請求項（抜粋）：
半導体基板と、前記半導体基板表面の第1の半導体素子領域に形成された第1のMOSトランジスタのゲート電極の側面に形成される第1の絶縁膜スペーサと、前記半導体基板表面の前記第1の半導体素子領域と絶縁膜パターンによって分離された第2の半導体素子領域に形成された第2のMOSトランジスタのゲート電極の側面に形成される第2の絶縁膜スペーサとを具備し、前記第1の絶縁膜スペーサと第2の絶縁膜スペーサとの材質が異なることを特徴とする半導体装置。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 21/8234
, H01L 27/088
H01L 27/10 681 F
, H01L 27/08 102 H
, H01L 27/10 621 B
