特許
J-GLOBAL ID：200903038168749123
電界放出素子及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
脇 篤夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-111152
公開番号（公開出願番号）：特開平9-283011
出願日： 1996年04月09日
公開日（公表日）： 1997年10月31日
要約：
【要約】【課題】 保護膜の作製工程を省略するとともに、FEC全体の製造工程を簡略化する。【解決手段】カソード基板1上の同一平面に端部がカソード端子2aを形成するカソード電極、ゲート端子3を形成して、この上に絶縁層4を形成し、その上に形成されるゲートライン8とゲート端子3とが、ゲート電極作製時にコンタクトホール5に形成される導電膜により接続されるようにする。さらに、コンタクトホール5は、電界放出エミッタが内部に形成されている開口部5よりも大きい径を有して形成する。また、コンタクトホール5に形成される導電膜は、斜め蒸着により形成する。
請求項（抜粋）：
電界放出カソード基板と、該電界放出カソード基板と離隔されて封着されているアノード基板によって構成されている電界放出素子において、前記電界放出カソード基板上の同一平面に形成されたカソード電極及びゲート端子と、前記カソード電極の上に絶縁層を介して形成されたゲートラインと、前記絶縁層及びゲートラインに設けられた開口部と、前記開口部内に形成された電子を放出するコーン状のエミッタと、前記ゲート端子とゲートラインを接続するコンタクトホールと、を備え、前記ゲート端子上に形成された前記絶縁層が前記アノード基板を封着する際のシールの保護膜として構成されていることを特徴とする電界放出素子。
IPC (2件)：
FI (2件)：
H01J 1/30 B
, H01J 9/02 B
