アクティブマトリックス層および転写方法

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：保科敏夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-181422
公開番号（公開出願番号）：特開2001-356370
出願日： 2000年06月16日
公開日（公表日）： 2001年12月26日
要約：

【要約】【課題】薄膜アクティブ素子90を形成するための下地として無機バッファ層を用いるにもかかわらず、応力から画素電極30を有効に保護する。【解決手段】転写すべきアクティブマトリックス層は、ITO画素電極30のほか、TFT薄膜アクテイブ素子90等を含む。第1に、そうしたアクティブマトリックス層を、耐熱性の基板10上、転写時に剥離部分となる剥離層20と、クラックの発生から保護するための保護膜40とでサンドイッチ状にはさみ込んだ形態にする。第2に、薄膜アクティブ素子の電極94を支持するバッファ層に、バッファ層に加わる応力を分断するための切り込みを設ける。薄膜アクティブ素子90が占める領域部分に選択的にバッファ層510を形成すれば、パターン化したバッファ層510の周囲が切り込みになる。

請求項（抜粋）：

プラスチック材料からなるシート基板の一面に接着層を介して転写の結果支持されたアクティブマトリックス層であって、そのアクティブマトリックス層は、前記基板の一面にマトリックス状に配列された多数の画素部と、各画素部の周縁を走り、各画素部に信号を与えるためのバスラインとを備え、前記画素部には、各画素部に対応して形成された画素電極と、各画素電極に対して接続された薄膜アクティブ素子とを含み、さらに、次の各特徴要件を備える、アクティブマトリックス層。A.前記薄膜アクティブ素子の電極を支持するバッファ層があり、そのバッファ層には、バッファ層に加わる応力を分断するための切り込みが設けられている。B.前記画素電極と前記バッファ層の上下二面のうち、一方の面が前記転写のための剥離層に接する側である。C.前記画素電極の他方の面、および前記バッファ層の他方の面上の前記薄膜アクティブ素子の上を有機保護膜が被っている。

IPC (6件)：

G02F 1/1368 , G02F 1/1333 505 , G02F 1/1365 , H01L 27/12 , H01L 29/786 , H01L 21/336

FI (5件)：

G02F 1/1333 505 , H01L 27/12 B , G02F 1/136 500 , G02F 1/136 505 , H01L 29/78 627 D

Fターム (57件)：

2H090HB03X , 2H090HB04X , 2H090HB13X , 2H090JB02 , 2H090JB03 , 2H090JB04 , 2H090LA02 , 2H090LA04 , 2H090LA15 , 2H092GA05 , 2H092HA06 , 2H092JA03 , 2H092JA24 , 2H092JB57 , 2H092KA05 , 2H092KA12 , 2H092KA18 , 2H092MA01 , 2H092MA08 , 2H092MA18 , 2H092MA19 , 2H092NA17 , 2H092NA18 , 2H092PA01 , 2H092PA03 , 2H092PA08 , 5F110AA26 , 5F110AA30 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD12 , 5F110DD13 , 5F110EE01 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110FF02 , 5F110FF03 , 5F110FF09 , 5F110FF30 , 5F110FF31 , 5F110GG02 , 5F110GG15 , 5F110GG25 , 5F110GG45 , 5F110GG46 , 5F110HK03 , 5F110HK09 , 5F110HK16 , 5F110HK21 , 5F110NN14 , 5F110NN24 , 5F110NN35 , 5F110NN72 , 5F110QQ09 , 5F110QQ16

引用特許：

審査官引用 (2件)

アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
公報種別：公開公報出願番号：特願平9-337875 出願人：セイコーエプソン株式会社
表示装置の作製方法
公報種別：公開公報出願番号：特願平7-088789 出願人：株式会社半導体エネルギー研究所

前のページに戻る