特許
J-GLOBAL ID：200903038243581950

MOSトランジスタの製造方法

発明者：
塚本 雅則

塚本 雅則 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-073694
公開番号（公開出願番号）：特開平8-274185
出願日： 1995年03月30日
公開日（公表日）： 1996年10月18日
要約：
【要約】【目的】 p型MOSトランジスタ(PMOS)のp型ゲート電極からのB(ホウ素)の拡散あるいはゲート絶縁膜突き抜けを防止する。【構成】 ゲート酸化膜5上にアモルファス・シリコン膜6aを成膜した後、結晶核発生速度の遅い低温長時間アニールによりこれを十分に粒径の大きいポリシリコン膜6pに変化させる。つまり、この段階で後にゲート電極G1 となるべき部分の大粒径化が終了しているため、この後にWSix 膜7を成膜するための減圧CVDやソース/ドレイン領域12活性化のためのラピッド・サーマル・アニール等の様々な熱処理を経ても大粒径状態が維持され、Bの粒界拡散を生じにくい膜となる。【効果】 PMOSの閾値電圧Vthの上昇やサブスレッショルド・スイングの増大が防止され、動作速度と信頼性が向上する。
請求項（抜粋）：
少なくとも一部がp型半導体膜より構成されるゲート電極を有するMOSトランジスタの製造方法において、ゲート絶縁膜上にアモルファス・シリコン膜を成膜する第1工程と、前記アモルファス・シリコン膜を550〜700°Cで1時間以上アニールしてポリシリコン膜に変化させる第2工程と、少なくとも前記ポリシリコン膜をパターニングしてゲート電極を形成する第3工程と、前記ゲート電極をマスクとしてp型不純物のイオン注入を行うことによりソース/ドレイン領域を形成すると共に該ゲート電極の導電型をp型とする第4工程とを有するMOSトランジスタの製造方法。
IPC (6件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/20 ,  H01L 21/265 ,  H01L 29/78 ,  H01L 21/336
FI (6件)：
H01L 27/08 321 D ,  H01L 21/20 ,  H01L 21/265 P ,  H01L 21/265 Q ,  H01L 21/265 A ,  H01L 29/78 301 P
引用特許：
審査官引用 (3件)
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平5-143866   出願人：川崎製鉄株式会社
  • 特開平3-290922
  • トランジスターの製造方法
    公報種別：公開公報   出願番号：特願平4-339367   出願人：アメリカンテレフォンアンドテレグラフカムパニー

前のページに戻る

TOP

BOTTOM