特許
J-GLOBAL ID：200903038352650172

コンピュータシステム

発明者：
安藤 眞

安藤 眞 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-292915
公開番号（公開出願番号）：特開平9-134326
出願日： 1995年11月10日
公開日（公表日）： 1997年05月20日
要約：
【要約】【課題】CPUまたは他のバスマスタからPCIバス経由で行われる既存のI/OマップされたI/Oデバイスに対するアクセス処理の高速化を図る。【解決手段】I/Oアドレス空間に割り当てられているI/Oデバイス(IDE)24がメモリアドレス空間に割り当てられており、そのI/Oデバイス24をアクセスする場合には、システムBIOS(INT13h)は、CPU11にメモリサイクルを実行させる。これにより、PCIバス16上ではメモリバーストサイクルが行われ、そのメモリバーストサイクルは、PCI/ISAブリッジ22によってI/Oサイクルに変換されてI/Oデバイス24に送られる。従って、PCIバス経由で行われる既存のI/OマップされたI/Oデバイスに対するアクセス処理にバーストサイクルを利用できるようになり、I/Oアクセスの高速化を図ることができる。
請求項（抜粋）：
PCIバスシステムアーキテクチャを採用したコンピュータシステムにおいて、前記システムのI/Oアドレス空間に割り当てられた所定のI/Oデバイスを前記システムのメモリアドレス空間に割り当て、前記PCIバス上で前記I/Oデバイスのメモリアドレス値を指定するアドレスフェーズとそれに後続する1以上のデータフェーズとを含むメモリバーストサイクルが実行されるように、前記I/Oデバイスに対するI/Oアクセス要求に対してメモリサイクルを発生する手段と、前記PCIバスと前記I/Oデバイスとの間に設けられ、前記メモリバーストサイクルのアドレスフェーズで前記I/Oデバイスに割り当てられたメモリアドレス値が指定されたとき、そのメモリバーストサイクルを前記I/OデバイスをアクセスするためのI/Oサイクルに変換する手段とを具備することを特徴とするコンピュータシステム。
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM