特許
J-GLOBAL ID：200903038359531241

半導体装置

発明者：
生田 晃久

生田 晃久 について

, 
野田 正明

野田 正明 について

, 
新藤 正夫

新藤 正夫 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-058461
公開番号（公開出願番号）：特開2001-250870
出願日： 2000年03月03日
公開日（公表日）： 2001年09月14日
要約：
【要約】【課題】 半導体基板に対して高電位で動作する低耐圧MOSトランジスタと、高耐圧ラテラルDMOSトランジスタを集積化する半導体装置を提供すること。【解決手段】 第一導電型の半導体基板40と、半導体基板40の表面に画成される第二導電型の減少表面電界領域41と、減少表面電界領域41の表面に島状に形成される第一領域45と、第一領域45の直下に在って且つ減少表面電界領域41に対して不純物濃度分布の頂上部分が緩やかに形成される第二領域58を備え、減少表面電界領域41のドーピング原子濃度は、減少表面電界領域41が高電位で内部の電界が臨界電界よりも低いときにほぼ完全に空乏化される量に設定され、第二領域58のドーピング原子濃度は減少表面電界領域41の1.5〜6倍の範囲である。
請求項（抜粋）：
第一導電型の半導体基板と、前記半導体基板の表面に画成される第一導電型とは反対の第二導電型の減少表面電界領域と、前記減少表面電界領域の表面に島状に形成される第一導電型の第一領域と、該第一領域と該第一領域に接する該減少表面電界領域の一部の表面の下方に配置されて、該第一領域の直下から前記減少表面電界領域と前記半導体基板の表面に第二導電型で不純物濃度の縦方向の分布が緩やかな頂上をもって形成されている第二領域を備え、さらに該半導体基板、該第一領域、および該減少表面電界領域に対して、表面に局所的に形成される高濃度の不純物領域を介してそれぞれの電極が形成されている半導体素子構造において、該減少表面電界領域及び該第一領域に対して該半導体基板よりも高電圧を印加する時に、急激に電流が増加する降伏電圧を高くするための高耐圧構造であって、前記減少表面電界領域のドーピング原子濃度は、該減少表面電界領域が高電位で内部の電界が臨界電界よりも低いときにほぼ完全に空乏化される量に設定され、前記第二領域のドーピング原子濃度は前記減少表面電界領域の1.5〜6倍の範囲であることを特徴とする半導体装置。
IPC (3件)：
H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78
FI (4件)：
H01L 27/08 102 A ,  H01L 29/78 301 W ,  H01L 29/78 301 X ,  H01L 29/78 301 D
Fターム (23件)：
5F040DA18 ,  5F040DA20 ,  5F040DB03 ,  5F040EB01 ,  5F040ED09 ,  5F040EF18 ,  5F040EK07 ,  5F040EM03 ,  5F040EM06 ,  5F040FC11 ,  5F048AA05 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048AC06 ,  5F048BA07 ,  5F048BA12 ,  5F048BB05 ,  5F048BC03 ,  5F048BC05 ,  5F048BE01 ,  5F048BE06 ,  5F048BH01
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM