特許
J-GLOBAL ID：200903038381451642
出力バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-185320
公開番号（公開出願番号）：特開2002-009605
出願日： 2000年06月20日
公開日（公表日）： 2002年01月11日
要約：
【要約】【課題】 分割された出力トランジスタを備える出力バッファ回路に関し、製造プロセスにユラギがあっても、出力動作の安定性を確保することができるとともに高速動作が可能な回路を、レイアウト面積を増大させることなく提供する。【解決手段】 出力トランジスタ部10と、第1,第2の駆動手段40,50と、第1,第2のスイッチ手段60,70とを備えて構成する。出力トランジスタ部10は、PMOS11,13と、NMOS12,14とで構成する。PMOS11,13の各ソース端はVDDに接続し、NMOS12,14の各ソース端はGNDに接続し、PMOS11,13並びにNMOS12,14の各ドレイン端は全て出力バッファ回路1の出力端N1に接続する。PMOS13の駆動能力はPMOS11の駆動能力よりも大きく、NMOS14の駆動能力はNMOS12の駆動能力より大きい。
請求項（抜粋）：
それぞれのソースドレイン路の一端を高電位側電源に接続した第1及び第2の第1導電型トランジスタ並びにそれぞれのソースドレイン路の一端を低電位側電源に接続した第1及び第2の第2導電型トランジスタの各他端を全て出力端に接続した出力トランジスタ部と、前記第1の第1導電型トランジスタのゲートと接続する第1の駆動出力端を備えた第1の駆動手段と、前記第1の第2導電型トランジスタのゲートと接続する第2の駆動出力端を備えた第2の駆動手段を含む出力バッファ回路であって、前記第2の第1導電型トランジスタのゲートは制御信号により導通が制御される第1のスイッチ手段を介して前記第2の駆動出力端に接続し、前記第2の第2導電型トランジスタのゲートは前記制御信号により導通が制御される第2のスイッチ手段を介して前記第1の駆動出力端に接続し、且つ前記第2の第1導電型トランジスタは前記第1の第1導電型トランジスタよりも大きな駆動能力を有し、前記第2の第2導電型トランジスタは前記第1の第2導電型トランジスタよりも大きな駆動能力を有することを特徴とする出力バッファ回路。
Fターム (17件)：
5J056AA04
, 5J056BB02
, 5J056BB12
, 5J056BB38
, 5J056BB51
, 5J056BB57
, 5J056CC00
, 5J056DD13
, 5J056DD29
, 5J056EE11
, 5J056EE15
, 5J056FF07
, 5J056FF08
, 5J056GG07
, 5J056HH01
, 5J056HH02
, 5J056KK01
