特許
J-GLOBAL ID：200903038564408150
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-303739
公開番号（公開出願番号）：特開2003-109973
出願日： 2001年09月28日
公開日（公表日）： 2003年04月11日
要約：
【要約】【課題】 薄い障壁層を有し、高い電子濃度を高電子移動度を損ねることなく実現するヘテロ構造電界効果トランジスタを提供する。【解決手段】 GaNチャネル層202において、AlXGa1-XN障壁層201との界面からの距離ZがZ1以上Z1+dB以下である領域Bには、シリコンなどのn型ドーパントがドーピングされている。Z1は2次元電子が集まる領域の幅Z0(30Å≦Z0≦40Å)より大きい値である。領域B内のシリコンなどのn型ドーパントから供給される電子は、強いチャネル電界によりヘテロ界面に引き寄せられ、2次元電子として伝導に寄与する。したがって、電子はドーパントによる不純物イオン化散乱を直接的に受けることがなく、高電子移動度が保たれる。
請求項（抜粋）：
基板上に、窒化物のチャネル層、および当該チャネル層よりも基板表面側に位置する第1の障壁層が積層された半導体装置であって、前記チャネル層は、前記第1の障壁層との間の界面から30Å以上40Å以下の所定の深さまでの範囲内に位置し、n型ドーパントのドーピング濃度が所定濃度以下に抑えられた第1の領域と、当該第1の領域よりも反基板表面側に位置し、前記第1の領域のドーピング濃度よりも高いドーピング濃度にn型ドーパントがドーピングされた第2の領域とを備えることを特徴とする半導体装置。
IPC (3件)：
H01L 21/338
, H01L 29/778
, H01L 29/812
5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ04
, 5F102GJ05
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GL08
, 5F102GL14
, 5F102GL15
, 5F102GM04
, 5F102GM08
, 5F102GM09
, 5F102GM10
, 5F102GQ01
, 5F102GQ03
, 5F102GQ06
