特許
J-GLOBAL ID：200903038581875668

半導体装置

発明者：
河野 憲司

河野 憲司 について

, 
戸倉 規仁

戸倉 規仁 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-380884
公開番号（公開出願番号）：特開2002-184988
出願日： 2000年12月14日
公開日（公表日）： 2002年06月28日
要約：
【要約】【課題】高速サージに対する耐量を高めることができる半導体装置を提供する。【解決手段】半導体基板1でのデバイス形成領域の周囲における基板表層部にpウェル領域9が形成されるとともに、デバイス形成領域の周囲のLOCOS酸化膜10の上において、フィールドプレートリング群11の最も内周側のリングGFPがゲート端子と、最も外周側のリングFP5がコレクタ端子と電気的に接続されている。リング群11での内外のリングの間においてポリシリコン・ツェナーダイオード12a〜12eが接続されている。最も内周側のリングGFPが、半導体基板1におけるpウェル領域9の外周側端部E1よりも内側に配置されている。pウェル領域9の外周側端部E1の上に、フィールドプレートリングFP1が配置されている。
請求項（抜粋）：
半導体基板(1)でのデバイス形成領域の周囲における基板表層部に形成され、半導体基板(1)との界面でボディーダイオードを形成するとともに、デバイスの第1端子と電気的に接続された不純物拡散領域(9)と、前記デバイス形成領域の周囲における前記半導体基板(1)の上に形成された絶縁膜(10)と、多重の導電性リングよりなり、前記絶縁膜(10)の上におけるデバイス形成領域の外周側に配置され、最も内周側のリング(GFP)がデバイスの第2端子と電気的に接続されるとともに最も外周側のリング(FP5)がデバイスの第3端子と電気的に接続されたフィールドプレートリング群(11)と、前記絶縁膜(10)の上において前記フィールドプレートリング群(11)での内外のフィールドプレートリングの間に配置され、一端が内周側のフィールドプレートリングと電気的に接続され、他端が外周側のフィールドプレートリングと電気的に接続された保護素子(12a〜12e)と、を備えた半導体装置であって、前記フィールドプレートリング群(11)での最も内周側のフィールドプレートリング(GFP)を、前記半導体基板(1)における前記不純物拡散領域(9)の外周側端部(E1)よりも内側に配置するとともに、前記不純物拡散領域(9)の外周側端部(E1)の上に、最も内周側のフィールドプレートリング(GFP)よりも外側のフィールドプレートリング(FP1)を配置したことを特徴とする半導体装置。
IPC (8件)：
H01L 29/78 652 ,  H01L 29/78 655 ,  H01L 29/78 ,  H01L 29/78 657 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/06 ,  H01L 29/41
FI (7件)：
H01L 29/78 652 P ,  H01L 29/78 655 E ,  H01L 29/78 655 F ,  H01L 29/78 657 A ,  H01L 29/06 ,  H01L 27/04 H ,  H01L 29/44 E
Fターム (14件)：
4M104BB01 ,  4M104GG02 ,  4M104GG06 ,  4M104GG08 ,  4M104HH20 ,  5F038AR09 ,  5F038AV04 ,  5F038AV05 ,  5F038AZ06 ,  5F038BH03 ,  5F038BH05 ,  5F038BH10 ,  5F038BH13 ,  5F038EZ20
引用特許：
出願人引用 (2件)
  • 絶縁分離形半導体装置
    公報種別：公開公報   出願番号：特願平5-225565   出願人：日本電装株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願2000-023753   出願人：三菱電機株式会社
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM