特許
J-GLOBAL ID：200903038683000950
薄膜トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-127114
公開番号（公開出願番号）：特開平7-312426
出願日： 1994年05月18日
公開日（公表日）： 1995年11月28日
要約：
【要約】【目的】 広い面積内で多数の薄膜トランジスタの特性を均一にすることができ、大型基板上での製造に適した薄膜トランジスタおよびその製造方法を提供する。【構成】 ソ-ス・ドレイン領域13aの間がチャネル部13bとなる半導体薄膜13上に上部ゲ-ト絶縁膜14および層間絶縁膜16を順次成膜する工程と、一対のコンタクト孔17aを絶縁膜14,16に形成する工程と、各ソ-ス・ドレイン領域の上面、各コンタクト孔の内面、および層間絶縁膜16の上面のソ-ス・ドレイン領域に対応する領域に一対のn+層18aを形成する工程と、各n+層上に、シリサイドを形成する金属からなるソース・ドレイン電極19aを形成する工程とを有してなり、絶縁膜14,16が半導体薄膜のチャネル部13bに対するエッチングストッパになってチャネル部を保護する。
請求項（抜粋）：
ソ-ス・ドレイン領域の間がチャネル部となる半導体薄膜と、前記半導体薄膜上に形成された絶縁膜と、前記各ソ-ス・ドレイン領域の上面を外部に露出させるように、前記絶縁膜に形成された一対のコンタクト孔と、前記各ソ-ス・ドレイン領域の上面および前記絶縁膜の上面の前記各ソ-ス・ドレイン領域に対応する領域に形成された一対のn+層と、シリサイドを形成する金属からなり、前記各n+層上に形成されたソ-ス・ドレイン電極と、前記n+層と前記各ソ-ス・ドレイン電極間に形成されたシリサイド層とを備えてなることを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 29/786
, H01L 29/40
, H01L 21/336
H01L 29/78 311 S
, H01L 29/78 311 G
, H01L 29/78 311 P
