特許
J-GLOBAL ID：200903038784513206

半導体集積回路

発明者：
吉岡 圭一

吉岡 圭一 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


公報種別：公開公報
出願番号（国際出願番号）：特願2005-041103
公開番号（公開出願番号）：特開2006-228982
出願日： 2005年02月17日
公開日（公表日）： 2006年08月31日
要約：
【課題】 パターンの解像度を低下させることなく、位相矛盾等の不具合なく比較的容易にパターンの高集積化が確実に達成される半導体集積回路を提供する。【解決手段】 回路を形成するための回路用拡散層6、7を有するスタンダードセル10A、10Bを複数配列する半導体集積回路1であって、隣接するスタンダードセル10A、10B同士の回路用拡散層6、7が予め定められた拡散層間隔Dで配列されるとともに位相シフトによって互いに異なる位相で形成される場合に、その隣接する回路用拡散層6、7の近傍において電源電位又は接地電位をとるためのタップ用拡散層8、9を非連続的に形成する(領域Z1〜Z4)。【選択図】 図1
請求項（抜粋）：
回路を形成するための回路用拡散層を有するスタンダードセルを複数配列する半導体集積回路であって、 隣接する前記スタンダードセル同士の前記回路用拡散層が予め定められた拡散層間隔で配列されるとともに位相シフトによって互いに異なる位相で形成される場合に、その隣接する前記回路用拡散層の近傍において電源電位又は接地電位をとるためのタップ用拡散層を非連続的に形成することを特徴とする半導体集積回路。
IPC (3件)：
H01L 21/82 ,  G03F 1/08 ,  H01L 21/027
FI (3件)：
H01L21/82 B ,  G03F1/08 A ,  H01L21/30 502P
Fターム (9件)：
2H095BB03 ,  2H095BB36 ,  5F064AA04 ,  5F064BB05 ,  5F064BB07 ,  5F064DD19 ,  5F064EE27 ,  5F064EE36 ,  5F064EE52
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM