特許

J-GLOBAL ID：200903038868975736

半導体昇圧回路、昇圧電源装置

発明者： 浜迫 朱季
出願人/特許権者： エヌイーシーマイクロシステム株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-364546
公開番号（公開出願番号）：特開2003-168288
出願日： 2001年11月29日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】 電源電圧の略倍の耐圧のトランジスタ素子を使用しない半導体昇圧回路で電源電圧を略倍に昇圧する。【解決手段】 電源電圧による第一コンデンサ素子107の蓄積電圧に基準クロック信号の電源電圧を加算して外部出力することと、電源電圧による第二コンデンサ素子108の蓄積電圧に反転クロック信号の電源電圧を加算して外部出力することとを、交互に実行するので、電源電圧の略倍の電圧を連続的に出力することができ、それでいて電源電圧の略倍の耐圧のトランジスタ素子は必要ない。

請求項（抜粋）：

電源電圧が印加される電源入力端子と、一定タイミングで前記電源電圧と接地電圧とに交互に変化する基準クロック信号が入力されるクロック入力端子と、このクロック入力端子に接続されていて前記基準クロック信号を反転させた反転クロック信号を出力するクロック反転回路と、前記クロック入力端子に一端が接続されている第一コンデンサ素子と、前記クロック反転回路に一端が接続されている第二コンデンサ素子と、前記第一コンデンサ素子の他端にドレイン電極が接続されていて前記第二コンデンサ素子の他端にゲート電極が接続されている第一導電型の第一トランジスタ素子と、前記第二コンデンサ素子の他端にドレイン電極が接続されていて前記第一コンデンサ素子の他端にゲート電極が接続されている第一導電型の第二トランジスタ素子と、前記電源入力端子にソース電極が接続されていて前記クロック反転回路にゲート電極が接続されているとともに前記第一コンデンサ素子の他端と前記第一トランジスタ素子のドレイン電極と前記第二トランジスタ素子のゲート電極とにドレイン電極が接続されている第二導電型の第三トランジスタ素子と、前記電源入力端子にソース電極が接続されていて前記クロック入力端子にゲート電極が接続されているとともに前記第二コンデンサ素子の他端と前記第二トランジスタ素子のドレイン電極と前記第一トランジスタ素子のゲート電極とにドレイン電極が接続されている第二導電型の第四トランジスタ素子と、前記第一トランジスタ素子と前記第二トランジスタ素子とのソース電極に接続されている外部出力端子と、を具備している半導体昇圧回路。

IPC (3件)：

G11C 11/22 501 ,  G11C 16/06 ,  H02M 3/07

FI (3件)：

G11C 11/22 501 D ,  H02M 3/07 ,  G11C 17/00 632 A

Fターム (17件)：

5B025AD04 ,  5B025AD08 ,  5B025AD10 ,  5B025AD15 ,  5B025AE00 ,  5B025AE08 ,  5H730AA14 ,  5H730AA15 ,  5H730AS00 ,  5H730AS04 ,  5H730BB02 ,  5H730BB57 ,  5H730BB86 ,  5H730DD04 ,  5H730DD26 ,  5H730EE07 ,  5H730FG01

引用特許：

審査官引用 (3件)

• 不揮発性半導体メモリ
  公報種別：公開公報   出願番号：特願平5-013525   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-216024   出願人：日本電気株式会社
• メモリデバイス
  公報種別：公開公報   出願番号：特願平10-201458   出願人：富士通株式会社