メモリデバイス

発明者： , ,
出願人/特許権者：
代理人 (1件)：土井健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-201458
公開番号（公開出願番号）：特開2000-030437
出願日： 1998年07月16日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】ブロック毎にメインポンプ回路とサブポンプ回路とを設けると、メモリセルアレイの面積に対してポンプ回路の面積の割合が大きくなる。【解決手段】外部電源とは異なる電圧を生成する内部電源発生回路を有するメモリデバイスにおいて、メモリセルアレイを有する複数のバンクと、前記複数のバンク内にそれぞれ設けられた少なくとも第1及び第2の内部電源発生回路とを有し、前記メモリデバイス内の共通内部電源電圧が第1の電圧未満の時は、前記複数のバンク内の前記第1及び第2の内部電源発生回路が活性化し、前記メモリデバイス内の共通内部電源電圧が前記第1の電圧より高い第2の電圧未満で前記第1の電圧より高い時は、前記複数のバンク内の第2の内部電源発生回路が活性化し、活性化状態にあるバンク内の内部電源電圧が、第3の電圧未満の時は、当該バンク内の前記第1及び第2の内部電源発生回路が活性化する。

請求項（抜粋）：

外部電源とは異なる電圧を生成する内部電源発生回路を有するメモリデバイスにおいて、メモリセルアレイを有する複数のバンクと、前記複数のバンク内にそれぞれ設けられた少なくとも第1及び第2の内部電源発生回路とを有し、前記メモリデバイス内の共通内部電源電圧が第1の電圧未満の時は、前記複数のバンク内の前記第1及び第2の内部電源発生回路が活性化し、前記メモリデバイス内の共通内部電源電圧が前記第1の電圧より高い第2の電圧未満で前記第1の電圧より高い時は、前記複数のバンク内の第2の内部電源発生回路が活性化し、活性化状態にあるバンク内の内部電源電圧が、第3の電圧未満の時は、当該バンク内の前記第1及び第2の内部電源発生回路が活性化することを特徴とするメモリデバイス。

IPC (4件)：

G11C 11/401 , G05F 1/00 , G11C 11/413 , G11C 11/407

FI (4件)：

G11C 11/34 362 H , G05F 1/00 J , G11C 11/34 335 A , G11C 11/34 354 F

Fターム (19件)：

5B015AA01 , 5B015AA08 , 5B015BA55 , 5B015CA03 , 5B015CA04 , 5B015FA01 , 5B024AA01 , 5B024AA07 , 5B024BA27 , 5B024CA16 , 5H410BB04 , 5H410CC02 , 5H410DD02 , 5H410EA11 , 5H410EA38 , 5H410EB38 , 5H410FF03 , 5H410FF25 , 5H410HH00

引用特許：

審査官引用 (8件)

内部電圧発生回路
公報種別：公開公報出願番号：特願平7-040705 出願人：三菱電機株式会社
特開平1-260848
特開平2-185062

全件表示

前のページに戻る