特許
J-GLOBAL ID：200903068711878962

半導体記憶装置

発明者：
前田 和範

前田 和範 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-216024
公開番号（公開出願番号）：特開平11-045574
出願日： 1997年07月25日
公開日（公表日）： 1999年02月16日
要約：
【要約】【課題】出力回路用昇圧回路において、データの出力と同期した効率的な昇圧が行える半導体記憶装置の提供。【解決手段】半導体記憶装置の内部に昇圧電位を発生させる昇圧電位発生回路3、昇圧電位回路4を備え、昇圧電位発生回路3を駆動する信号には、リングオシレー夕の出力Φを用い、一方、昇圧電位発生回路4を駆動する信号には、外部から入力されるCLK信号を内部クロック(CLK)発生回路2で変換したICLKを用い、昇圧電位VBOOTは、メモリセルアレイのワード線を選択する駆動信号、及び、出力回路のN型トランジスタのゲート入力として用いる。内部CLK発生回路2及び昇圧電位発生回路4は、リード動作時すなわち出力回路からデータが出力している状態の時のみ活性化されメモリセルアレイ、出力回路共にVBOOTを使用する時の昇圧電位の供給を補佐する。
請求項（抜粋）：
リングオシレータ回路により駆動される第1の昇圧電位発生回路と、読み出し動作時のみ駆動される第2の昇圧電位発生回路と、を備え、前記第1の昇圧電位発生回路により生成される昇圧電源と、前記第2の昇圧電位発生回路により生成される昇圧電源とが接続されている、ことを特徴とする半導体記憶装置。
FI (3件)：
G11C 11/34 362 S ,  G11C 11/34 354 F ,  G11C 11/34 354 D
引用特許：
審査官引用 (3件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平5-121955   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願平5-251607   出願人：三菱電機株式会社
  • 同期型半導体記憶装置および半導体記憶装置
    公報種別：公開公報   出願番号：特願平5-296339   出願人：三菱電機エンジニアリング株式会社, 三菱電機株式会社

前のページに戻る

TOP

BOTTOM