特許
J-GLOBAL ID：200903038946148477
半導体記憶装置及びメモリアクセス方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平7-311439
公開番号（公開出願番号）：特開平9-153293
出願日： 1995年11月29日
公開日（公表日）： 1997年06月10日
要約：
【要約】【課題】 チップサイズの増加を招くことなく、高速にしかも連続してデータの読み出しを行う。【解決手段】 入力されたアドレス信号に基づいて、対応するメモリブロック10a0〜10a3内のビット線及びバーチャルGND線に供給すべき電位を、プリチャージ電位とするか、あるいはデータ読出しのためのアクセス電位とするかを判定する判定回路1,11,21,31を設け、該判別回路での判別結果に基づいて該ビット線及び該バーチャルGND線に該プリチャージ電位を供給するプリチャージ回路と、該判定回路での判定結果に基づいて該ビット線及び該バーチャルGND線にアクセス電位を供給するアクセス回路とをそれぞれ、各メモリブロック10a0〜10a3毎に備えた。
請求項（抜粋）：
マトリクス状に配列された複数のメモリセルと、該メモリセルの各行に対応させて設けられ、対応する行のメモリセルを活性化するための複数のワード線と、それぞれ該メモリセルの各列に対応させて設けられ、メモリセルのデータを読み出すための複数のビット線及び複数のバーチャルGNDとを含み、各メモリセルの一端が対応するビット線に、その他端が対応するバーチャルGNDに接続され、複数のメモリブロックに分割されたメモリセルアレイを備え、アクセスされるべきメモリセルにつながるビット線及びバーチャルGND線をデータ読出し動作のためのアクセス電位に設定し、アクセスする必要のないメモリセルにつながるビット線及びバーチャルGND線をプリチャージ動作のためのプリチャージ電位に設定するよう構成した半導体記憶装置であって、入力されたアドレス信号に基づいて、各メモリブロック内のビット線及びバーチャルGND線に供給すべき電位を、該プリチャージ電位とするか、あるいは該アクセス電位とするかを判定する判定手段と、該各メモリブロックに対応して設けられ、該判別回路での判別結果に基づいて、該ビット線及び該バーチャルGND線に該プリチャージ電位を供給する複数のプリチャージ回路と、該各メモリブロックに対応して設けられ、該判定回路での判定結果に基づいて、該ビット線及び該バーチャルGND線にアクセス電位を供給する複数のアクセス回路とを備えた半導体記憶装置。
引用特許：
前のページに戻る
