特許
J-GLOBAL ID:200903038953385824

アナログ-デジタル変換回路

発明者:
出願人/特許権者:
代理人 (1件): 福島 祥人
公報種別:公開公報
出願番号(国際出願番号):特願平9-239810
公開番号(公開出願番号):特開平11-088172
出願日: 1997年09月04日
公開日(公表日): 1999年03月30日
要約:
【要約】【課題】 高い変換精度を保ちつつ変換速度が高速化されたアナログ-デジタル変換回路を提供することである。【解決手段】 多段パイプライン構成を有するアナログ-デジタル変換回路1において、各段の回路3〜5に複数段の演算増幅器11a,13または11,13が設けられる。各段の回路3〜5において、前段の回路から出力されるアナログ入力信号は、前段側の演算増幅器11a,11に与えられるとともに、サブA/Dコンバータ9に与えられる。サブA/Dコンバータ9のA/D変換結果は、D/Aコンバータ10に与えられる。減算回路12は、前段側の演算増幅器11a,11の出力とD/Aコンバータ10のD/A変換結果とを減算する。後段側の演算増幅器13は、減算回路12の出力を増幅し、次段の回路に与える。
請求項(抜粋):
複数段の回路からなる構成を有し、各段の回路はアナログ-デジタル変換器、デジタル-アナログ変換器、減算回路および複数段に設けられた演算増幅器を含むことを特徴とするアナログ-デジタル変換回路。
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る