特許
J-GLOBAL ID：200903039019352101

低電力CMOSインバータ及びCMOSインバータ回路で電力消費量を減少させるための方法

発明者：
フランク ガスパリク

フランク ガスパリク について


出願人/特許権者：
シンバイオス・ロジック・インコーポレイテッド

シンバイオス・ロジック・インコーポレイテッド について


代理人 (1件)： 西山 善章 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-236257
公開番号（公開出願番号）：特開平8-111639
出願日： 1995年09月14日
公開日（公表日）： 1996年04月30日
要約：
【要約】【課題】 CMOSインバータのp型チャンネルおよびn型チャンネルのデバイスを同時に流れる電流の量を、減少させる。【解決手段】 CMOSインバータを構成するp型チャンネル素子及びn型チャンネル素子を備えるインバータ回路と、当該両チャンネル素子間において、信号遷移時においてp型チャンネル素子とn型チャンネル素子に同時に電流が流れるのを阻止する手段を備える。
請求項（抜粋）：
複数のFETを備える回路と、FETを同時に電流が流れるのを阻止する手段とを備える、低電力CMOSインバータ及びCMOSインバータ回路で電力消費量を減少させるための方法。
IPC (3件)：
H03K 19/20 ,  H03K 19/0175 ,  H03K 19/0948
FI (2件)：
H03K 19/00 101 F ,  H03K 19/094 B
引用特許：
出願人引用 (9件)
  • 特開昭64-069119
  • 特開昭63-284925
  • 特開昭59-064927
全件表示
審査官引用 (16件)
  • 特開平4-217116
  • 特開平4-217116
  • 出力バッファー回路
    公報種別：公開公報   出願番号：特願平4-003516   出願人：日本電気株式会社
全件表示

前のページに戻る

TOP

BOTTOM