特許
J-GLOBAL ID:200903039039856149

アクティブマトリクス基板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平10-135775
公開番号(公開出願番号):特開平11-326950
出願日: 1998年05月18日
公開日(公表日): 1999年11月26日
要約:
【要約】 (修正有)【課題】 透明導電層をパターニングする際に、フォトリソグラフィ工程を削減することができるとともに、画素部の開口率の低下を防ぐことができるアクティブマトリクス基板の製造方法を提供する。【解決手段】 (a)第1透明導電層9を形成する工程と、(b)該第1透明導電層上に金属層11を形成する工程と、(c)2層構造を有する該ソース配線と接続電極110とを形成する工程と、(d)保護層13を形成する工程と、(e)層間絶縁膜15を形成する工程と、(f)該層間絶縁膜の該接続電極上にコンタクトホール16を形成する工程と、(g)該接続電極に該画素電極を接続するための第1コンタクト部を形成する工程と、(h)第2透明導電層を形成する工程と、(i) 該第2透明導電層をパターニングすることによって、該画素電極を形成する工程と、を包含する。
請求項(抜粋):
ゲート配線と、ソース配線と、該ゲート配線、該ソース配線および接続電極を介して画素電極に接続されたスイッチング素子とを有するアクティブマトリクス基板の製造方法であって、(a)該スイッチング素子が形成された基板上に、第1透明導電層を形成する工程と、(b)該第1透明導電層上に金属層を形成する工程と、(c)該第1透明導電層と該金属層とを同一パターンにエッチングすることによって、該第1透明導電層と該金属層との2層構造を有する該ソース配線と接続電極とを形成する工程と、(d)少なくとも該ソース配線と該接続電極とを覆う保護層を形成する工程と、(e)該スイッチング素子と、該ゲート配線と、該ソース配線と、該接続電極とを覆う層間絶縁膜を形成する工程と、(f)該層間絶縁膜の該接続電極上にコンタクトホールを形成する工程と、(g)少なくとも該接続電極の該コンタクトホールに対応する位置の該保護層を該接続電極の該金属層と同一パターンにエッチングすることによって該接続電極に該画素電極を接続するための第1コンタクト部を形成する工程と、(h)該層間絶縁膜を覆い、且つ該第1コンタクト部で該接続電極と接続された第2透明導電層を形成する工程と、(i) 該第2透明導電層をパターニングすることによって、該画素電極を形成する工程と、を包含するアクティブマトリクス基板の製造方法。
IPC (4件):
G02F 1/136 500 ,  G02F 1/1345 ,  H01L 29/786 ,  H01L 21/336
FI (4件):
G02F 1/136 500 ,  G02F 1/1345 ,  H01L 29/78 612 C ,  H01L 29/78 612 D
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る