特許
J-GLOBAL ID：200903039312619201
半導体装置の製造方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-350393
公開番号（公開出願番号）：特開平11-186261
出願日： 1997年12月19日
公開日（公表日）： 1999年07月09日
要約：
【要約】【課題】 半導体装置の製造方法に関し、Cu埋込配線層或いはCuプラグにおけるボイドの発生を防止するとともに、グレインサイズを大きくして、エレクトロマイグレーション耐性の高め、配線層構造の信頼性を高める。【解決手段】 基板1上に形成された絶縁膜2に配線層或いはプラグを形成するための凹部3を設け、この凹部3に下地導電膜4を介してCu層5を充填し、化学機械研磨法によって不要なCu層5を除去することによりCu埋込層6を形成したのち、Cu埋込層6中の不純物を脱離させるための熱処理を行う。
請求項（抜粋）：
基板上に形成された絶縁膜に配線層或いはプラグを形成するための凹部を設け、前記凹部に下地導電膜を介してCu層を充填し、化学機械研磨法によって不要なCu層を除去することによりCu埋込層を形成する半導体装置の製造方法において、前記不要なCu層を除去したのち前記Cu埋込層中の不純物を脱離させるための熱処理を行うことを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
