特許

J-GLOBAL ID：200903039357202689

電界効果型トランジスタ及びその製造方法

発明者： 古川 昭雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平10-344530
公開番号（公開出願番号）：特開2000-174268
出願日： 1998年12月03日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】 ゲート電極の抵抗を低減したMOSFETを再現性よく製造することができると共に、アナログ高周波性能を向上することができる電界効果型トランジスタ及びその製造方法を提供する。【解決手段】 半導体基板2と、前記半導体基板2の表面に形成されたソース領域3及びドレイン領域4と、前記半導体基板2のソース領域3及びドレイン領域4の間の上に形成されるゲート絶縁膜5と、前記ゲート絶縁膜5の上に形成されるゲート電極6と、前記ゲート電極6の両側に形成され露光機の目合せ誤差よりも大きな厚さを有するゲート側壁絶縁膜7と、前記半導体基板2の上に形成された層間絶縁膜8と、前記ソース領域3、ドレイン領域4及びゲート電極6の上に夫々形成されたコンタクトプラグ9、10と、を有し、前記層間絶縁膜8のエッチング速度と前記ゲート側壁絶縁膜7のエッチング速度との比が5以上である。

請求項（抜粋）：

半導体基板と、前記半導体基板の表面に形成されたソース領域及びドレイン領域と、前記半導体基板のソース領域及びドレイン領域の間の上に形成されるゲート絶縁膜と、前記ゲート絶縁膜の上に形成されるゲート電極と、前記ゲート電極の両側に形成され露光機の目合せ誤差よりも大きな厚さを有するゲート側壁絶縁膜と、前記半導体基板の上に形成された層間絶縁膜と、前記ソース領域、ドレイン領域及びゲート電極の上に夫々形成されたコンタクトプラグと、を有し、前記層間絶縁膜のエッチング速度と前記ゲート側壁絶縁膜のエッチング速度との比が5以上であることを特徴とする電界効果型トランジスタ。

IPC (5件)：

H01L 29/78 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 29/786 ,  H01L 21/336

FI (5件)：

H01L 29/78 301 X ,  H01L 21/28 L ,  H01L 21/90 C ,  H01L 29/78 301 G ,  H01L 29/78 617 A

Fターム (29件)：

4M104AA01 ,  4M104BB18 ,  4M104BB20 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD65 ,  4M104DD66 ,  4M104FF13 ,  4M104GG09 ,  4M104HH16 ,  5F033HH19 ,  5F033HH26 ,  5F033JJ19 ,  5F033NN03 ,  5F040DC01 ,  5F040EC02 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040EC16 ,  5F040EF02 ,  5F040EH02 ,  5F040EH07 ,  5F040EH08 ,  5F040EK01 ,  5F040FA03 ,  5F040FA04 ,  5F040FB02

引用特許：

審査官引用 (4件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-064905   出願人：日本テキサス・インスツルメンツ株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-130006   出願人：ソニー株式会社
• UHF帯MoゲートMOSFET
  公報種別：公開公報   出願番号：特願平4-323877   出願人：日本電気株式会社
• 特開昭54-125985