特許
J-GLOBAL ID：200903039595243520
薄膜トランジスタとその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-030832
公開番号（公開出願番号）：特開平7-221318
出願日： 1994年02月03日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 チャネル領域を完全に空乏化しうるようにする。リーク電流を低減化すると共にソース・ドレイン抵抗を低くしてオン電流特性を改善する。【構成】 シリコン基板1上のシリコン酸化膜2上にポリシリコン膜3を成長させ、マスク4を介して酸素イオンを注入してポリシリコン膜3の底部に酸素イオン注入層5を形成する[(a)図]。マスク4を除去し熱処理を施してポリシリコン膜3の底部にシリコン酸化膜6を形成する[(b)図]。ゲート酸化膜7、ゲート電極8を形成しポリシリコン膜3にボロンをイオン注入してソース・ドレイン領域となるp+ 型領域を形成する[(c)図]。
請求項（抜粋）：
チャネル領域、ソース・ドレイン領域およびゲート電極を備え、絶縁基板または絶縁膜上に形成された薄膜トランジスタにおいて、少なくともチャネル領域下にはソース・ドレイン領域下の部分から隆起した絶縁膜が形成されており該隆起した絶縁膜によりチャネル領域がソース・ドレイン領域よりも薄く形成されていることを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/786
, H01L 21/265
H01L 29/78 311 H
, H01L 21/265 J
