特許
J-GLOBAL ID:200903039860918004
POP用の半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
片寄 恭三
公報種別:公開公報
出願番号(国際出願番号):特願2006-113979
公開番号(公開出願番号):特開2007-287944
出願日: 2006年04月18日
公開日(公表日): 2007年11月01日
要約:
【課題】 モールド成型時に半導体チップが静電破壊されるのを防止することを目的とする。【解決手段】 半導体装置の製造方法は、表面に複数の半導体チップ410と複数の半導体チップに供給された液状樹脂434とを含む基板400を、電気的に絶縁されるように下部金型200により支持させる。複数の型形成部(キャビティ)112が形成された上部金型110を可撓性リリースフィルム300を介して下部金型200に対して押圧し、基板上の液状樹脂434をモールドする。【選択図】 図1
請求項(抜粋):
基板上に搭載された複数の半導体素子に供給された樹脂をモールドするための半導体製造装置であって、
複数の半導体素子が搭載された基板を支持する下部金型と、
可撓性フィルムを介して基板上の複数の半導体素子の樹脂をモールドする上部金型とを含み、
前記下部金型は、電気的絶縁領域を含み、当該電気的絶縁領域を介して前記基板を支持する、半導体製造装置。
IPC (7件):
H01L 21/56
, B29C 33/38
, B29C 45/14
, H01L 25/10
, H01L 25/11
, H01L 25/18
, B29C 45/34
FI (5件):
H01L21/56 T
, B29C33/38
, B29C45/14
, H01L25/14 Z
, B29C45/34
Fターム (35件):
4F202AD03
, 4F202AD18
, 4F202AH37
, 4F202AJ03
, 4F202AJ06
, 4F202AJ09
, 4F202AJ11
, 4F202CA11
, 4F202CB01
, 4F202CB12
, 4F202CB17
, 4F202CK11
, 4F202CM72
, 4F202CQ01
, 4F202CQ05
, 4F206AC05
, 4F206AD03
, 4F206AD04
, 4F206AD05
, 4F206AD19
, 4F206AD20
, 4F206AG03
, 4F206AH37
, 4F206AJ06
, 4F206AJ09
, 4F206JA01
, 4F206JA07
, 4F206JB12
, 4F206JB20
, 4F206JQ81
, 5F061AA01
, 5F061BA03
, 5F061CA22
, 5F061CB13
, 5F061DA01
引用特許:
前のページに戻る