特許
J-GLOBAL ID：200903039865878361

不揮発性半導体記憶装置

発明者：
石丸 哲也

石丸 哲也 について

, 
久本 大

久本 大 について

, 
安井 感

安井 感 について

, 
木村 紳一郎

木村 紳一郎 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-106850
公開番号（公開出願番号）：特開2005-294498
出願日： 2004年03月31日
公開日（公表日）： 2005年10月20日
要約：
【課題】 不揮発性半導体記憶装置の特性を向上させる。【解決手段】 電荷を蓄積するための窒化シリコン膜SINと、その上下に位置する酸化膜BOTOX、TOPOXとからなるONO膜、その上部のメモリゲート電極MG、その側部にONO膜を介して位置する選択ゲート電極SG、その下部に位置するゲート絶縁膜SGOX、ソース領域MSおよびドレイン領域MDを有するメモリセルのソース領域MSに正電位を、メモリゲート電極MGに負電位を、選択ゲート電極SGに正電位を印加し、ドレイン領域MDからソース領域MSに電子を流しながら、BTBTにより発生したホールを窒化シリコン膜SINに注入して消去を行う。【選択図】 図31
請求項（抜粋）：
(a)半導体基板中に形成された第1および第2半導体領域と、 (b)前記第1および第2半導体領域間上の前記半導体基板の上部に形成され、前記第1半導体領域側に位置する第1導電体および前記第2半導体領域側に位置する第2導電体と、 (c)前記第1導電体と前記半導体基板との間に形成された第1絶縁膜と、 (d)前記第2導電体と前記半導体基板との間に形成された第2絶縁膜であって、その内部に電荷蓄積部を有する第2絶縁膜と、を有し、 (e)前記第2半導体領域に正または負の一方である第1極性の電位を印加し、前記第2導電体に前記第1極性とは逆の第2極性の電位を印加し、前記第1導電体に前記第1極性と同じ極性の電位を印加することで、前記第1極性と同じ極性の第1のキャリアを前記電荷蓄積部に注入することにより消去を行うことを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
H01L21/8247 ,  G11C16/02 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (3件)：
H01L29/78 371 ,  G11C17/00 612E ,  H01L27/10 434
Fターム (39件)：
5B125BA03 ,  5B125BA05 ,  5B125CA01 ,  5B125DC17 ,  5B125EB01 ,  5B125EB04 ,  5B125FA06 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP36 ,  5F083EP37 ,  5F083EP63 ,  5F083EP68 ,  5F083ER02 ,  5F083ER06 ,  5F083ER11 ,  5F083ER22 ,  5F083ER30 ,  5F083GA01 ,  5F083GA21 ,  5F083JA04 ,  5F083MA06 ,  5F083MA20 ,  5F083NA01 ,  5F083PR04 ,  5F101BA45 ,  5F101BB04 ,  5F101BC01 ,  5F101BC11 ,  5F101BD07 ,  5F101BD22 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BE06 ,  5F101BE07 ,  5F101BF03 ,  5F101BH14
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM