特許
J-GLOBAL ID：200903041590690566

不揮発性半導体メモリ装置およびその動作方法

発明者：
藤原 一郎

藤原 一郎 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-226719
公開番号（公開出願番号）：特開2003-046002
出願日： 2001年07月26日
公開日（公表日）： 2003年02月14日
要約：
【要約】【課題】読み出し,消去を含めた書き込み動作サイクル全体の時間が短く、CMOSプロセスとの親和性が高くして、低コストのメモリ混載システムLSIの実現を容易にする。【解決手段】チャネルを共有したMIS型トランジスタとメモリトランジスタとを有し、メモリトランジスタのゲート誘電体膜GD1が複数の誘電体を積層させてなり、その内部に離散化された電荷蓄積手段を含む。書き込み時に、MIS型トランジスタとメモリトランジスタとの境界付近で発生したホットエレクトロンHEを、ゲート誘電体膜GD1内に、そのソースS側から注入する(図8(A))。消去時に、ドレインD側で発生したホットホールHH1,HH2を、ゲート誘電体膜GD1内で蓄積された電子の分布領域にドレインD側から注入する(図8(B))。
請求項（抜粋）：
ソース線とビット線との間に直列に接続されチャネルを共有したMIS型トランジスタとメモリトランジスタとを有し、メモリトランジスタのゲート誘電体膜が複数の誘電体を積層させてなり、当該積層膜内部に離散化された電荷蓄積手段を含む不揮発性半導体メモリ装置の動作方法であって、上記動作方法が以下の諸工程、すなわち、書き込み時に、MIS型トランジスタとメモリトランジスタとの境界付近で発生したホットエレクトロンを、メモリトランジスタのゲート誘電体膜内にソース側から注入し、消去時に、メモリトランジスタのドレイン側で発生したホットホールを、メモリトランジスタのゲート誘電体膜の電子の蓄積領域にドレイン側から注入する各工程を含む不揮発性半導体メモリ装置の動作方法。
IPC (6件)：
H01L 21/8247 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 29/78 371 ,  H01L 27/10 434 ,  G11C 17/00 621 Z ,  G11C 17/00 611 A ,  G11C 17/00 612 B
Fターム (33件)：
5B025AA07 ,  5B025AC01 ,  5B025AD04 ,  5B025AD08 ,  5B025AE05 ,  5B025AE07 ,  5F083EP18 ,  5F083EP32 ,  5F083EP34 ,  5F083EP35 ,  5F083EP77 ,  5F083ER02 ,  5F083ER05 ,  5F083ER11 ,  5F083ER30 ,  5F083GA06 ,  5F083KA06 ,  5F083KA12 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083PR13 ,  5F083PR39 ,  5F101BA45 ,  5F101BC11 ,  5F101BD10 ,  5F101BD22 ,  5F101BD36 ,  5F101BE05 ,  5F101BE07
引用特許：
審査官引用 (8件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM