特許
J-GLOBAL ID：200903039878758187
遅延回路
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武
公報種別：公開公報
出願番号（国際出願番号）：特願平9-306091
公開番号（公開出願番号）：特開平11-145798
出願日： 1997年11月07日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】 ノイズの発生を抑え、消費電力を低減した遅延回路を提供する。【解決手段】 入力信号INがローレベルの時、トランジスタ8,9はオフ、トランジスタ10,11はオンとなり、出力OUTがローとなる。次に、入力信号INがハイになると、トランジスタ8がオンとなる。また、a点電位が抵抗3及び容量4の時定数に応じて下降し、しきい電圧に達すると、トランジスタ9がオン、10がオフとなる。この結果、出力OUTがハイ、トランジスタ11がオフとなる。次に、入力信号INがローに変化すると、トランジスタ11がオンとなり、また、a点電位は上昇し始める。そして、a点電位がしきい電圧に達すると、トランジスタ10がオン、9がオフとなり、出力OUTがローとなり、トランジスタ8がオフとなる。
請求項（抜粋）：
入力信号の立ち上がり、立ち下がりを各々を遅延させて出力する遅延手段と、前記遅延手段の出力波形を整形する波形整形回路と、前記波形整形回路に直列に挿入されたスイッチ手段と、前記波形整形手段の出力が変化した直後に前記スイッチ手段をオフとして前記波形整形回路の貫通電流をオフとする制御手段と、を具備してなる遅延回路。
引用特許：
前のページに戻る
