特許
J-GLOBAL ID：200903040024614708

半導体装置の製造方法

発明者：
民谷 直幹

民谷 直幹 について

, 
高岡 裕二

高岡 裕二 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-182900
公開番号（公開出願番号）：特開平8-031930
出願日： 1994年07月12日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 接続孔よりも上層の配線の段差被覆性が優れていて信頼性の高い半導体装置を効率よく且つ簡略に製造する。【構成】 Ti/TiN層14及びW層15の堆積並びにW層15の全面に対するエッチングによって、これらのTi/TiN層14及びW層15で接続孔13を埋め、スパッタリング効果を有するエッチングによって、SiO2 層12上のTi/TiN層14及びW層15をオーバエッチングする。このため、スパッタリング速度の角度依存性によって接続孔13の開口部におけるSiO2 層12が増速エッチングされ、接続孔13の開口部がテーパ状になる。
請求項（抜粋）：
金属層を全面に堆積させて、絶縁層に設けられている接続孔を前記金属層で埋める工程と、スパッタリング効果を有するエッチングによって、前記絶縁層上の前記金属層を除去する工程とを具備することを特徴とする半導体装置の製造方法。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM