特許
J-GLOBAL ID:200903040069255555
ドライバ回路
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平5-151487
公開番号(公開出願番号):特開平6-338777
出願日: 1993年05月28日
公開日(公表日): 1994年12月06日
要約:
【要約】【目的】 出力信号波形の立ち上がり、立ち下がり時間の調整が可能なドライバ回路を提供する。【構成】 抵抗7・8とダイオード5a・5b・6a・6bとをそれぞれ並列接続して非反転回路9とFET1のゲート間、反転回路10とFET2のゲート間にそれぞれ介挿接続し、FET1・2への入力インピーダンスを変化させる。
請求項(抜粋):
入力信号の非反転信号と反転信号とをそれぞれ出力する非反転回路(9) 及び反転回路(10)と前記非反転回路(9) 及び前記反転回路(10)の出力によって駆動される第1及び第2のFET(1,2) とを設え、前記第1及び第2のFET(1,2) の共通出力端子から前記入力信号と同相の非反転信号を出力するドライバ回路において、前記非反転回路(9) の出力端子と前記第1のFET(1) の制御端子との間に、並列接続した第1のダイオード(5a,5b) と第1の抵抗(7) とを前記第1のダイオード(5a,5b) のアノード(又はカソード)が前記非反転回路(9) の出力端子側に接続されるように介挿し、前記反転回路(10)の出力端子と前記第2のFET?Aの制御端子との間に、並列接続した第2のダイオード(6a,6b) と第2の抵抗(8) とを前記第2のダイオード(6a,6b) のカソード(又はアノード)が前記反転回路(10)の出力端子側に接続されるように介挿した事を特徴とするドライバ回路。
IPC (3件):
H03K 17/687
, H03K 17/16
, H03K 19/0175
FI (2件):
H03K 17/687 F
, H03K 19/00 101 F
引用特許:
審査官引用 (10件)
-
特開平4-084513
-
特開平3-085015
-
特開平2-113721
-
特開平3-143017
-
スイッチング回路
公報種別:公開公報
出願番号:特願平4-039953
出願人:日本電気株式会社
-
出力回路
公報種別:公開公報
出願番号:特願平4-225188
出願人:日本電気株式会社
-
特開平4-084513
-
特開平3-085015
-
特開平2-113721
-
特開平3-143017
全件表示
前のページに戻る