特許
J-GLOBAL ID：200903040073045344
マルチチップでマルチセクタ消去動作モードを支援する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2004-107313
公開番号（公開出願番号）：特開2004-311016
出願日： 2004年03月31日
公開日（公表日）： 2004年11月04日
要約：
【課題】マルチチップのマルチセクタ消去動作モードを支援する半導体メモリチップと、その半導体メモリチップで構成されたマルチチップパッケージ、及びマルチセクタ消去方法を提供する。【解決手段】マルチチップパッケージを構成する半導体メモリチップは、セルアレイと、消去するセクタ情報を有するレジスタと、マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、アドレスを順次に発生するカウンタと、該当セクタに対する消去動作を実行するコアドライバと、これら構成要素を制御する制御回路とを含む。【選択図】図7
請求項（抜粋）：
マルチチップのマルチセクタ消去動作モードを支援する半導体メモリチップにおいて、
アドレスカウントアップ信号に応答して前記マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、
前記アドレスクロック信号に応答してチップ情報とセクタ情報とを有するアドレスを発生するカウンタと、
前記アドレスのセクタ情報が消去されるセクタに対応するか否かをチェックして、前記アドレスカウントアップ信号を発生する制御回路とを含むことを特徴とする半導体メモリチップ。
IPC (2件)：
FI (2件)：
G11C17/00 631
, G11C17/00 612Z
5B125BA01
, 5B125CA07
, 5B125DC04
, 5B125EB07
, 5B125FA01
, 5B125FA02
