半導体記憶装置及び半導体記憶システム

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-286926
公開番号（公開出願番号）：特開平11-120075
出願日： 1997年10月20日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】半導体メモリチップを単独で使用する場合と、複数を単一のシステムに実装する場合とで全く同じに使用できる半導体記憶装置を提供することを目的としている。【解決手段】半導体記憶装置は、実際に記憶できる記憶容量以上の仮想アドレス空間を指定できるアドレスの入力回路系とデコーダ系を有し、予め指定された実メモリ空間以外のアドレスが指定されたときにはデータ出力回路系の出力端子を高抵抗状態にする。そして、この半導体記憶装置を単一のシステムに並列に実装し、全ての対応する入出力信号ピンを共通に並列接続して半導体記憶システムを構築することを特徴とする。システムは半導体記憶装置が複数であることを認識する必要がなく、単独使用の場合と複数使用の場合とで全く同じ入出力関係となる。また、種々の信号線や制御回路等を付加する必要もなく、コストを低くできる。

請求項（抜粋）：

メモリセルアレイの実メモリ空間を指定する第1のアドレス信号が入力される第1の入力手段と、前記メモリセルアレイに記憶できる容量より大きな仮想アドレス空間を指定する第2のアドレス信号が入力される第2の入力手段と、前記仮想アドレス空間中の前記実アドレス空間の位置を外部から設定するための実アドレス位置設定手段と、前記第2のアドレス信号で指定されたアドレスが前記実アドレス位置設定手段で設定された仮想アドレス空間中の実アドレス空間の位置と一致しているか否かを判別する判別手段と、前記判別手段により、前記実メモリ空間がアクセスされていると判別されたときに、前記第1の入力手段の出力信号をデコードして前記メモリセルアレイをアクセスするアドレスデコード手段と、前記メモリセルアレイから読み出されたデータを出力する出力手段とを具備することを特徴とする半導体記憶装置。

IPC (6件)：

G06F 12/02 570 , G11C 11/41 , G11C 11/401 , G11C 16/02 , H01L 27/115 , H01L 27/10 495

FI (6件)：

G06F 12/02 570 A , H01L 27/10 495 , G11C 11/34 301 D , G11C 11/34 371 K , G11C 17/00 601 Z , H01L 27/10 434

引用特許：

審査官引用 (14件)

特開昭63-168895
半導体メモリ
公報種別：公開公報出願番号：特願平7-286739 出願人：日本電気株式会社
読取り専用記憶装置
公報種別：公開公報出願番号：特願平4-115606 出願人：日本電気株式会社

全件表示

前のページに戻る