特許
J-GLOBAL ID:200903040224810170

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 若林 忠
公報種別:公開公報
出願番号(国際出願番号):特願平9-057732
公開番号(公開出願番号):特開平10-256261
出願日: 1997年03月12日
公開日(公表日): 1998年09月25日
要約:
【要約】【課題】 高密度エネルギー線を用いる等の特殊な工程を増やすことなく、埋め込み層をもつSOI基板にゲッタリングサイト層を形成する。【解決手段】 シリコン基板(支持基板)1上に酸化膜2を形成した後、酸化膜2を介してシリコン基板1とシリコン基板(素子形成基板)3とを貼り合わせる。次に、基板3表面より不純物イオンを注入する。注入エネルギーは、不純物イオン濃度のピーク位置がシリコン基板3中にあるように設定する。つづいて活性化アニールを行うことにより、埋め込み層5およびゲッタリングサイト層6を同時に形成する。
請求項(抜粋):
支持基板上に絶縁膜を形成する工程と、前記絶縁膜を介して前記支持基板と半導体基板を貼り合わせる工程と、その後、不純物イオン濃度のピーク位置が前記半導体基板中にあるような注入エネルギーで不純物イオンを注入し、活性化アニールを行うことにより、前記半導体基板内に埋め込み層およびゲッタリングサイト層を同時に形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/322 ,  H01L 21/02 ,  H01L 21/265 ,  H01L 27/12
FI (4件):
H01L 21/322 J ,  H01L 21/02 B ,  H01L 27/12 B ,  H01L 21/265 W
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る