特許
J-GLOBAL ID：200903040242596380
半導体装置の配線形成方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-192470
公開番号（公開出願番号）：特開平9-036231
出願日： 1996年07月22日
公開日（公表日）： 1997年02月07日
要約：
【要約】【課題】 コンタクトホール内のボイドの発生を防止して信頼性のある、又、サイズの大きいコンタクトホールの埋め込みに適する半導体装置の配線形成方法を提供する。【解決手段】 本発明による配線形成方法は、平坦な絶縁層にコンタクトホールを形成する工程(図3B,図3C)と、コンタクトホールの形成された結果物の上にスパッタリング方法を用いて金属層を形成する工程(図3C)と、金属層を高圧リフローすることにより前記コンタクトホールを埋め込む工程(図3D)とを含む。したがって、高集積素子で求める平坦な配線(図3E)を具現し、コンタクトホールを完全に埋め込んでボイドの発生を抑えることができる。
請求項（抜粋）：
(a)平坦な絶縁層にコンタクトホールを形成する工程と、(b)前記コンタクトホールの形成された結果物の上にスパッタリング方法を用いて金属層を形成する工程と、(c)前記金属層を高圧リフローすることにより前記コンタクトホールを埋め込む工程とを含むことを特徴とする半導体装置の配線形成方法。
IPC (2件)：
FI (2件)：
H01L 21/90 C
, H01L 21/28 L
