特許

J-GLOBAL ID：200903040249208261

シングルチップフレームバッファおよびグラフィックアクセラレータ

発明者： デニス・フィールダー ,  ジェイムズ・ダービーシャイアー ,  ピーター・ギリンガム ,  ランディ・トーレンス ,  コーマック・オコーネル
出願人/特許権者： アクセラリックス・リミテッド
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-135297
公開番号（公開出願番号）：特開平10-026966
出願日： 1995年06月01日
公開日（公表日）： 1998年01月27日
要約：

【要約】【目的】 本発明は、計算機のグラフィックおよびビデオ表示システムにおいて、表示プロセッサとメモリ間に大規模なバスを設けることにより、インターフェース処理速度の高速化を実現し、またチップ内の消費電力を制御、抑制することにより、グラフィックおよびビデオ表示において高速化を実現する。【構成】 グラフィック画素データとビデオ画素データの少なくとも1つを記憶するダイナミックランダムアクセスメモリ(DRAM)と、画素データを処理するための画素データユニット(PDU)とから構成され、DRAMと同じ集積回路(IC)チップに集積される。また更に、該ICチップは、DRAMからPDUに同時に画素データのブロックを転送するパラレルバスを含み、PDUは処理された画素データを表示するために画素データブロックを処理する。

請求項（抜粋）：

シングルチップ表示プロセッサにおいて、(a)グラフィック画素データとビデオ画素データの少なくとも1つを記憶するダイナミックランダムアクセスメモリ(DRAM)と、(b)DRAMと同じ集積回路(IC)に集積され、上記画素データを処理する画素データユニット(PDU)とから構成され、(c)上記ICは、DRAMから上記PDUへ同時に画素データのブロックを転送する大規模パラレルバスを含み、上記PDUが処理された画素データを結果として表示するために画素データのブロックを処理することを特徴とするシングルチップ表示プロセッサ。

IPC (4件)：

G09G 5/00 555 ,  G06F 12/00 580 ,  G11C 11/401 ,  H01L 27/10 461

FI (4件)：

G09G 5/00 555 J ,  G06F 12/00 580 ,  H01L 27/10 461 ,  G11C 11/34 371 H

引用特許：

審査官引用 (16件)

• 特開平3-044888
  
• 特開平4-182984
  
• ダイナミック型半導体記憶装置および画像データ生成装置
  公報種別：公開公報   出願番号：特願平4-168094   出願人：日本電気株式会社
• 特開平1-143095
  
• ダイナミックRAM
  公報種別：公開公報   出願番号：特願平4-188519   出願人：日本電気株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-017809   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-242286   出願人：三菱電機エンジニアリング株式会社, 三菱電機株式会社
• メモリアレイアーキテクチャ
  公報種別：公開公報   出願番号：特願平3-236558   出願人：テキサスインスツルメンツインコーポレイテツド
• 特開昭62-014194
  
• 特開昭63-303456
  
• 特開平2-005186
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-007884   出願人：シャープ株式会社
• 特開平1-285088
  
• 特開平3-025792
  
• 特開平4-368692
  
• ビデオメモリ
  公報種別：公開公報   出願番号：特願平4-149454   出願人：株式会社東芝