特許
J-GLOBAL ID：200903040281042170

CMOSトランジスタ及びその作製方法

発明者：
眞野 三千雄

眞野 三千雄 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-080813
公開番号（公開出願番号）：特開平8-250602
出願日： 1995年03月13日
公開日（公表日）： 1996年09月27日
要約：
【要約】【目的】P型及びN型MOSトランジスタのソース・ドレイン領域を形成するためのイオン注入を行う際のそれぞれのマスク材料の端部からゲート電極の側壁までの距離を最適化し得るCMOSトランジスタの作製方法を提供する。【構成】CMOSトランジスタの作製方法は、(イ)ゲート電極14A,14Bを形成し、(ロ)LDD構造形成のためのイオン注入を行い、(ハ)ゲート電極の側壁にゲートサイドウオール16A,16Bを形成し、(ニ)N型MOSトランジスタのソース・ドレイン領域22Aを形成するためにイオン注入を行い、(ホ)少なくともP型MOSトランジスタのためのゲートサイドウオール16Bの上に絶縁膜18を形成し、(ヘ)P型MOSトランジスタのソース・ドレイン領域22Bを形成するためにイオン注入を行う、各工程を含む。
請求項（抜粋）：
N型MOSトランジスタ及びP型MOSトランジスタから構成されたCMOSトランジスタの作製方法であって、(イ)半導体基板のN型MOSトランジスタ形成予定領域及びP型MOSトランジスタ形成予定領域にゲート電極を形成する工程と、(ロ)N型MOSトランジスタ形成予定領域及びP型MOSトランジスタ形成予定領域にLDD構造形成のためのイオン注入を行う工程と、(ハ)各ゲート電極の側壁にゲートサイドウオールを形成する工程と、(ニ)N型MOSトランジスタのソース・ドレイン領域を形成するためにイオン注入を行う工程と、(ホ)少なくともP型MOSトランジスタのためのゲートサイドウオールの上に絶縁膜を形成する工程と、(ヘ)P型MOSトランジスタのソース・ドレイン領域を形成するためにイオン注入を行う工程、を含むことを特徴とするCMOSトランジスタの作製方法。
IPC (2件)：
H01L 21/8238 ,  H01L 27/092
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM