特許

J-GLOBAL ID：200903040398904963

パターン発生方法・このパターン発生方法で制御されるパターン発生器・IC試験装置

発明者： 小澤 大樹
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-208509
公開番号（公開出願番号）：特開2001-033528
出願日： 1999年07月23日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 メモリとロジック回路とを混載したICをメモリとロジック回路を連係させて試験を行うことができるIC試験装置を提供する。【解決手段】 メモリ試験用バターン発生器と、ロジック回路試験用パターン発生器とを搭載して構成されるIC試験装置において、メモリ試験用バターン発生器に搭載したパターン発生プログラムに制御命令を記述し、この制御命令に従って何れか一方のパターン発生器を動作させ、他方を休止させる制御を実行し、常時何れか一方のみが動作状態に制御されて動作状態と非動作状態にリアルタイムに切換え制御されるパターン発生方法。

請求項（抜粋）：

パターン発生プログラムに記述された演算式に従って試験パターンデータを生成するメモリ試験用パターン発生器と、被試験ICに与える試験パターンデータを記憶するメモリによって構成されるロジック回路試験用パターン発生器とを具備し、上記メモリ試験用パターン発生器を動作させるパターン発生プログラムに上記ロジック回路試験用パターン発生器とメモリ試験用パターン発生器の何れか一方を動作させる制御命令を記述し、この制御命令に従って上記メモリ試験用パターン発生器とロジック回路試験用パターン発生器をリアルタイムに切り換えて動作させることを特徴とするパターン発生方法。

IPC (3件)：

G01R 31/3183 ,  G01R 31/28 ,  G11C 29/00 675

FI (3件)：

G01R 31/28 Q ,  G11C 29/00 675 L ,  G01R 31/28 B

Fターム (9件)：

2G032AA01 ,  2G032AA07 ,  2G032AE07 ,  2G032AE12 ,  2G032AG01 ,  2G032AG10 ,  5L106DD22 ,  5L106GG03 ,  5L106GG05

引用特許：

審査官引用 (5件)

• 半導体テスト装置
  公報種別：公開公報   出願番号：特願平9-132625   出願人：三菱電機株式会社
• 半導体試験装置用パターン発生器
  公報種別：公開公報   出願番号：特願平9-224535   出願人：株式会社アドバンテスト
• 特開昭61-241674
  
• 特開昭62-272168
  
• 特開平4-034381