特許
J-GLOBAL ID:200903040421982667

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平10-075937
公開番号(公開出願番号):特開平11-274121
出願日: 1998年03月24日
公開日(公表日): 1999年10月08日
要約:
【要約】【課題】 誘電率の低い層間絶縁膜を備え、配線パターンの精度の高い層間絶縁膜を備えた半導体装置を提供する。【解決手段】 層間絶縁膜を、Siを含有するレジスト膜を硬化させることにより形成する。
請求項(抜粋):
基板と、前記基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された配線溝と、前記配線溝を埋める導体パターンとを有し、前記層間絶縁膜は、硬化した感光性Si含有レジストよりなることを特徴とする半導体装置。
IPC (3件):
H01L 21/304 622 ,  H01L 21/312 ,  H01L 21/768
FI (3件):
H01L 21/304 622 X ,  H01L 21/312 C ,  H01L 21/90 S
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る