特許
J-GLOBAL ID:200903040431595777
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願2000-124324
公開番号(公開出願番号):特開2001-308179
出願日: 2000年04月25日
公開日(公表日): 2001年11月02日
要約:
【要約】【課題】 有機系絶縁膜をデュアルダマシンプロセスに適用した場合にも、マスクとして用いられるレジストパターンの膜べりが発生しても、その下層に配置する層間絶縁膜の膜べりを発生させることなく、ビアホール及び配線溝とを形成することができる半導体装置の製造方法を提供することを目的とする。【解決手段】 第1有機系絶縁膜3、第1エッチングストップ膜4及び第2有機系絶縁膜5がこの順序で積層されて構成される積層膜に、レジストパターン7、9を用いたエッチングによって、第2有機系絶縁膜5から第1有機系絶縁膜3に至る開口を形成するに際して、レジストパターン7、9と第2有機系絶縁膜5との間に、開口形成中に第2有機系絶縁膜5がエッチングされないように保護し得る第2エッチングストップ膜6を形成する半導体装置の製造方法。
請求項(抜粋):
第1有機系絶縁膜、第1エッチングストップ膜及び第2有機系絶縁膜がこの順序で積層されて構成される積層膜に、レジストパターンを用いたエッチングによって、前記第2有機系絶縁膜から第1有機系絶縁膜に至る開口を形成するに際して、前記レジストパターンと第2有機系絶縁膜との間に、開口形成中に前記第2有機系絶縁膜がエッチングされないように保護し得る第2エッチングストップ膜を形成することを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/768
, H01L 21/3065
FI (3件):
H01L 21/90 B
, H01L 21/302 J
, H01L 21/90 P
Fターム (43件):
5F004AA04
, 5F004DA01
, 5F004DA23
, 5F004DA25
, 5F004DA26
, 5F004DB03
, 5F004DB23
, 5F004DB25
, 5F004EA23
, 5F004EB01
, 5F004EB02
, 5F004EB03
, 5F033HH07
, 5F033HH11
, 5F033JJ07
, 5F033JJ11
, 5F033KK07
, 5F033KK11
, 5F033MM02
, 5F033QQ10
, 5F033QQ11
, 5F033QQ12
, 5F033QQ13
, 5F033QQ14
, 5F033QQ19
, 5F033QQ21
, 5F033QQ25
, 5F033QQ28
, 5F033QQ38
, 5F033QQ48
, 5F033RR04
, 5F033RR06
, 5F033RR12
, 5F033RR13
, 5F033RR14
, 5F033RR15
, 5F033RR21
, 5F033RR22
, 5F033RR24
, 5F033TT04
, 5F033XX24
, 5F033XX33
, 5F033XX34
引用特許:
前のページに戻る