半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：高野則次
公報種別：公開公報
出願番号（国際出願番号）：特願2003-334680
公開番号（公開出願番号）：特開2005-101397
出願日： 2003年09月26日
公開日（公表日）： 2005年04月14日
要約：

【課題】モータを駆動するための回路に使用する集積回路に含まれている駆動段トランジスタと出力段トランジスタとの間に寄生トランジスタが生じ、出力端子が負電位の時に寄生トランジスタが導通して誤動作を起すことがある。【解決手段】駆動段の第1のトランジスタQ1 と出力段の第2のトランジスタQ2 との間のP+型分離領域4bを補助トランジスタQa を介してに出力端子T1に接続する。第1及び第2のトランジスタQ1 、Q2 をNPN型トランジスタとし、且つ補助トランジスタQx もNPN型トランジスタとする。補助トランジスタQa のベース及び第2のトランジスタQ2 から離れた部分で第1のトランジスタQ1 に隣接する分離領域4bをグランドに接続する。出力端子T1 が負電位になると、補助トランジスタQa が導通し、第2の位置P2 を含む分離領域4bも負電位となり、寄生トランジスタQx の形成が阻止される。【選択図】図3

請求項（抜粋）：

一方及び他方の主面を有する半導体基体と、前記半導体基体の中に配置され且つ前記一方の主面に露出する部分を有し且つ第1導電型を有している共通半導体領域と、前記半導体基体の一方の主面に露出する部分を除いて前記共通半導体領域に囲まれ且つ前記共通半導体領域を介して互いに隣接配置され且つ第2導電型を有している第1及び第2の島状半導体領域と、前記第1の島状半導体領域の中に形成された第1の主半導体素子用半導体領域と、前記第2の島状半導体領域の中に形成された第2の主半導体素子用半導体と、前記第2の島状半導体領域の電位が前記共通半導体領域の電位よりも低いことに応答して前記第1及び第2の島状半導体領域間の前記共通半導体領域に前記第1の島状半導体領域と前記共通半導体領域と前記第2の島状半導体領域とから成る寄生トタンジスタの形成を阻止又は抑制するための電圧を印加する電圧印加手段とを有していることを特徴とする半導体装置。

IPC (6件)：

H01L21/8222 , H01L21/331 , H01L21/761 , H01L27/06 , H01L27/082 , H01L29/732

FI (4件)：

H01L27/08 101B , H01L27/06 101B , H01L21/76 J , H01L29/72 P

Fターム (23件)：

5F003AP04 , 5F003BA21 , 5F003BA23 , 5F003BJ01 , 5F003BJ12 , 5F003BJ15 , 5F032AB01 , 5F032AB05 , 5F032CA16 , 5F032CA18 , 5F032CA23 , 5F032DA12 , 5F032DA42 , 5F082AA24 , 5F082AA26 , 5F082BA02 , 5F082BA12 , 5F082BC03 , 5F082FA11 , 5F082FA12 , 5F082FA13 , 5F082GA02 , 5F082GA03

引用特許：

出願人引用 (1件)

特開昭63-18660号公報

審査官引用 (6件)

特開昭64-077154
半導体集積回路
公報種別：公開公報出願番号：特願平8-257101 出願人：三洋電機株式会社
半導体集積回路装置
公報種別：公開公報出願番号：特願平5-155252 出願人：三洋電機株式会社

全件表示

前のページに戻る