特許
J-GLOBAL ID:200903040623179211
利得可変型増幅器
発明者:
出願人/特許権者:
代理人 (1件):
安孫子 勉
公報種別:公開公報
出願番号(国際出願番号):特願2003-058070
公開番号(公開出願番号):特開2004-274108
出願日: 2003年03月05日
公開日(公表日): 2004年09月30日
要約:
【課題】利得可変時における入出力電力特性の向上。【解決手段】信号増幅用FET1には、増幅器バイパス用FET3を中心として構成されてなるバイパス回路101が並列接続される一方、信号増幅用FET1のソース端子側には、その動作を制御するバイアスSW用FET2が接続されており、このバイアスSW用FET2のソース端子と信号増幅用FET1の第2のゲート端子(G2)とが相互に接続されて、その接続点とグランドとの間には、自己バイアス抵抗器22とバイパスキャパシタ16がそれぞれ接続されており、利得可変時、すなわち、増幅器を最小利得とする場合に、信号増幅用FET1の第2のゲート端子(G2)の電圧を常にソース端子の電位よりも低く保持できるようになっている。【選択図】 図1
請求項(抜粋):
信号増幅用電界効果トランジスタを用いて高周波信号の増幅が行われるよう構成されてなる利得可変型増幅器であって、
増幅器バイパス用電界効果トランジスタを中心として構成されてなる増幅器バイパス手段が前記信号増幅用電界効果トランジスタと並列に設けられる一方、
前記信号増幅用電界効果トランジスタのソース端子側には、当該トランジスタの動作を制御するバイアスSW用電界効果トランジスタが接続され、
前記信号増幅用電界効果トランジスタの第2のゲート端子が前記バイアスSW用電界効果トランジスタのソース端子と自己バイアス抵抗器との接続点に接続されてなることを特徴とする利得可変型増幅器。
IPC (1件):
FI (1件):
Fターム (10件):
5J100AA00
, 5J100BA01
, 5J100BA03
, 5J100BB02
, 5J100BC02
, 5J100BC06
, 5J100CA05
, 5J100EA02
, 5J100FA01
, 5J100FA02
引用特許:
前のページに戻る