特許
J-GLOBAL ID:200903040625124058

CMOSイメージセンサ

発明者:
出願人/特許権者:
代理人 (1件): 服部 毅巖
公報種別:公開公報
出願番号(国際出願番号):特願2002-027277
公開番号(公開出願番号):特開2003-229557
出願日: 2002年02月04日
公開日(公表日): 2003年08月15日
要約:
【要約】【課題】 回路内の素子を変更することなく、また低消費電力で、隣接する画素間が干渉しない鮮明な画像を撮像する。【解決手段】 マトリクス状に配置された各画素回路2aは、光電変換素子により入射した光を電気信号に変換する。水平方向に隣接する画素回路2aから出力された画像信号は、各列の信号処理回路4に入力され、所定の信号処理が施された後、水平走査回路5によって順に切り換えられて出力される。各信号処理回路4は並設されており、隣接する信号処理回路4の間には、固定電位配線6が平行に設けられている。従って、隣接する信号処理回路4の間が固定電位配線6によって電気的にシールドされる。
請求項(抜粋):
マトリクス状に配置された各画素領域において感知された画像信号をX-Yアドレスの指定に基づいて順に出力することにより画像を撮像するCMOSイメージセンサにおいて、入射光を光電変換する光電変換素子を具備して1画素分の前記画像信号をそれぞれ出力する、マトリクス状に配置された複数の画素回路と、前記画素回路の水平方向への配置数だけ並設されて、垂直方向に配置された前記画素回路のすべてに接続され、接続された前記各画素回路からの前記画像信号に対して所定の信号処理を行う複数の信号処理回路と、前記複数の信号処理回路からの前記画像信号を順に切り換えて出力する水平走査回路と、並設された前記複数の信号処理回路の間に平行に設けられた固定電位配線と、を有することを特徴とするCMOSイメージセンサ。
IPC (2件):
H01L 27/146 ,  H04N 5/335
FI (3件):
H04N 5/335 E ,  H04N 5/335 U ,  H01L 27/14 A
Fターム (15件):
4M118AA08 ,  4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CB14 ,  4M118DD09 ,  4M118DD12 ,  4M118FA06 ,  4M118FA50 ,  4M118GB11 ,  4M118GB15 ,  4M118GC08 ,  5C024CX11 ,  5C024GY31
引用特許:
出願人引用 (6件)
  • 半導体集積回路装置
    公報種別:公開公報   出願番号:特願平9-018769   出願人:日本電気株式会社
  • 固体撮像装置
    公報種別:公開公報   出願番号:特願平8-045635   出願人:オリンパス光学工業株式会社
  • 固体撮像素子
    公報種別:公開公報   出願番号:特願平10-013750   出願人:シャープ株式会社
全件表示
審査官引用 (6件)
  • 半導体集積回路装置
    公報種別:公開公報   出願番号:特願平9-018769   出願人:日本電気株式会社
  • 固体撮像装置
    公報種別:公開公報   出願番号:特願平8-045635   出願人:オリンパス光学工業株式会社
  • 固体撮像素子
    公報種別:公開公報   出願番号:特願平10-013750   出願人:シャープ株式会社
全件表示

前のページに戻る