IC試験装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-253982
公開番号（公開出願番号）：特開2003-066122
出願日： 2001年08月24日
公開日（公表日）： 2003年03月05日
要約：

【要約】【課題】短時間で容易に不良解析ができるIC試験装置を実現することを目的にする。【解決手段】本発明は、アドレスに基いてパターンメモリが出力するパターンデータにより、被試験対象を試験するIC試験装置に改良を加えたものである。本装置は、命令のループ回数をカウントする少なくとも1以上のインデックスカウンタを設け、命令に基づいて、パターンメモリにアドレスを排他的に与える少なくとも2以上のパターン発生シーケンサと、これらのパターン発生シーケンサの内、アドレスを与えているパターン発生シーケンサのインデックスカウンタを選択する選択部と、この選択部が選択したインデックスカウンタのカウント値を格納するインデックス格納部とを有することを特徴とする装置である。

請求項（抜粋）：

アドレスに基いてパターンメモリが出力するパターンデータにより、被試験対象を試験するIC試験装置において、命令のループ回数をカウントする少なくとも1以上のインデックスカウンタを設け、命令に基づいて、前記パターンメモリにアドレスを排他的に与える少なくとも2以上のパターン発生シーケンサと、これらのパターン発生シーケンサの内、アドレスを与えているパターン発生シーケンサのインデックスカウンタを選択する選択部と、この選択部が選択したインデックスカウンタのカウント値を格納するインデックス格納部とを有することを特徴とするIC試験装置。

Fターム (7件)：

2G132AA00 , 2G132AC03 , 2G132AE11 , 2G132AE19 , 2G132AE23 , 2G132AG02 , 2G132AL09

引用特許：

出願人引用 (7件)

特開昭55-138666
特開昭60-198476
特開昭60-100064

全件表示

審査官引用 (3件)

特開昭55-138666
特開昭60-198476
特開昭60-100064

前のページに戻る