特許
J-GLOBAL ID：200903040675630698
情報処理装置における障害処理方法及び記憶制御装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-357254
公開番号（公開出願番号）：特開2000-181887
出願日： 1998年12月16日
公開日（公表日）： 2000年06月30日
要約：
【要約】【課題】共通バス接続方式或いは個別パス接続法式では、一部の故障においてもシステム全体に影響を与えてしまう。また、故障個所の判定も行う事ができない。【解決手段】アダプタ11,12と共有メモリ21,22との接続を複数の個別パス31〜38で接続する。そして共有メモリ21,22内にアドレスロック部(図示せず)を設け、アダプタ11,12からのメモリアクセスに対してアドレスロックチェックを行い、アクセスしようとするアドレスがロック中であれば、ロックが解除される迄ロック待ちの状態に入る。そして目的とするアクセスは、そのアドレスロックが解除されてから実行する。
請求項（抜粋）：
アダプタから共有メモリへのアクセスに障害が発生した場合に、他の接続手段を使用して同一共有メモリへアクセスし、そのアクセス結果より故障部位を判定し、その判定した故障部位を切り離す情報処理装置の障害処理方法。
IPC (7件)：
G06F 15/177 678
, G06F 15/177 676
, G06F 3/06 306
, G06F 3/06 540
, G06F 11/20 310
, G06F 13/14 310
, G06F 13/36 520
G06F 15/177 678 A
, G06F 15/177 676 G
, G06F 3/06 306 B
, G06F 3/06 540
, G06F 11/20 310 A
, G06F 13/14 310 E
, G06F 13/36 520 C
5B014HA13
, 5B034BB15
, 5B034CC05
, 5B034DD01
, 5B045BB17
, 5B045DD01
, 5B045DD12
, 5B045JJ07
, 5B045JJ27
, 5B045JJ47
, 5B061GG11
, 5B061QQ06
, 5B065BA01
, 5B065EA12
