キャパシタ

発明者：
出願人/特許権者：
代理人 (1件)：河村洌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-027929
公開番号（公開出願番号）：特開2000-228494
出願日： 1999年02月04日
公開日（公表日）： 2000年08月15日
要約：

【要約】【課題】強誘電体材料や高誘電率材料の構成元素であるTiやPbなどがSiO2 膜や半導体層に拡散して侵入するのを防止しながら、ドライエッチングによる加工性を向上させたキャパシタを提供する。【解決手段】シリコン酸化膜2上に下部電極4、強誘電体材料または高誘電率材料からなる誘電体層5、および上部電極6が順次設けられている。そして、下部電極4がパターニングされて誘電体層5がその下部電極4よりはみ出して形成されており、かつ、下部電極4よりはみ出した部分の誘電体層5と前記シリコン酸化膜2との間にSiを含む2種以上の複合金属酸化物またはシリコンチッ化物系化合物からなる絶縁バリア層3が介在されている。

請求項（抜粋）：

シリコン酸化膜上に下部電極、強誘電体材料または高誘電率材料からなる誘電体層、および上部電極が順次設けられるキャパシタであって、前記下部電極がパターニングされて前記誘電体層が該下部電極よりはみ出して形成され、かつ、該下部電極よりはみ出した部分の前記誘電体層と前記シリコン酸化膜との間にSiを含む2種以上の複合金属酸化物またはシリコンチッ化物系化合物からなる絶縁バリア層が介在されてなるキャパシタ。

IPC (4件)：

H01L 27/04 , H01L 21/822 , H01G 4/12 355 , H01G 4/30 301

FI (3件)：

H01L 27/04 C , H01G 4/12 355 , H01G 4/30 301 A

Fターム (41件)：

5E001AB03 , 5E001AC09 , 5E001AC10 , 5E001AD00 , 5E001AE00 , 5E001AE03 , 5E001AH03 , 5E001AH08 , 5E001AJ01 , 5E001AJ02 , 5E001AZ00 , 5E082AB03 , 5E082BB10 , 5E082BC33 , 5E082BC40 , 5E082EE05 , 5E082EE23 , 5E082EE27 , 5E082EE37 , 5E082FG03 , 5E082FG04 , 5E082FG26 , 5E082FG27 , 5E082FG42 , 5E082FG46 , 5E082FG54 , 5E082FG56 , 5E082JJ01 , 5E082KK01 , 5E082LL02 , 5E082MM24 , 5E082PP03 , 5F038AC05 , 5F038AC15 , 5F038AC16 , 5F038AC18 , 5F038EZ11 , 5F038EZ14 , 5F038EZ15 , 5F038EZ17 , 5F038EZ20

引用特許：

審査官引用 (4件)

不揮発性半導体メモリ素子の製造方法
公報種別：公開公報出願番号：特願平8-105421 出願人：シャープ株式会社
半導体デバイスおよびその製造方法
公報種別：公開公報出願番号：特願平5-316209 出願人：日本電気株式会社
電子デバイス製造方法
公報種別：公開公報出願番号：特願平8-143172 出願人：テキサスインスツルメンツインコーポレイテツド

全件表示

前のページに戻る