特許
J-GLOBAL ID：200903040773977990
抵抗性メモリの交流センシング
発明者：
出願人/特許権者：
代理人 (3件)：
牛久 健司
, 井上 正
, 高城 貞晶
公報種別：公表公報
出願番号（国際出願番号）：特願2006-534276
公開番号（公開出願番号）：特表2007-508650
出願日： 2004年10月06日
公開日（公表日）： 2007年04月05日
要約：
【構成】抵抗性メモリ素子を有するメモリ・セルの論理状態を交流を用いてセンスする。メモリ素子はアレイ状に構成可能であり,またメモリ・ディバイスは,このアレイと,アレイ中の各メモリ・セルのリーディングまたはセンシングを行う周辺回路とを含む構成とすることができる。周辺回路は,1ロー分のメモリ・セルのセンス時の制御を行う制御信号を供給するクロック/制御回路と,クロック/制御回路が供給するセルプレート・カウント信号およびビット・カウント信号ならびにメモリ・セルからのセルプレート・ライン信号およびビット・ライン信号を受け入れ,第1出力信号および第2出力信号(第1および第2出力信号の一方が電源電圧であり,他方が各センシング動作に合わせて極性が入れ替わる)を生成するスイッチング回路と,第1および第2出力信号を受け入れるとともにメモリ・セルの論理状態に対応する信号を出力する比較回路とを含む構成とすることができる。
請求項（抜粋）：
メモリ・セルの論理状態をセンシングする装置であって,
前記メモリ・セルをセンスする時の制御を行う制御信号を前記メモリ・セルに供給する制御回路と,
前記制御回路が供給するセルプレート・カウント信号およびビット・カウント信号,さらに前記メモリ・セルからのセルプレート・ライン信号およびビット・ライン信号を受け入れるとともに,一方が電源電圧であり,他方が各センシング動作に合わせて極性が入れ替わる第1出力信号および第2出力信号を生成するスイッチング回路と,
前記第1および第2出力信号を受け入れるとともに,前記メモリ・セルの論理状態に対応する信号を出力する比較回路と,
を備える装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
