特許
J-GLOBAL ID:200903040817174083

積層インダクタの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大田 優
公報種別:公開公報
出願番号(国際出願番号):特願2000-260324
公開番号(公開出願番号):特開2002-075768
出願日: 2000年08月30日
公開日(公表日): 2002年03月15日
要約:
【要約】【課題】 積層インダクタの製造における工数を大幅に減少させる。【解決手段】 表裏面に露出した内部導体パターン12の端部を覆う導体膜1314を両面に形成した後に、素子に分割し、セラミックの焼成と端子電極の焼付けを同時に行う。必要に応じて、端子電極上にめっきによって導体層を負荷する。
請求項(抜粋):
積層体内に端部が接続されて周回する導体パターンを形成し、その両端を積層方向の表面に引き出して端子電極と接続する積層インダクタの製造方法において、絶縁体ペーストと導体ペーストを交互に印刷して、積層体内に端部が接続されて周回する複数の導体パターンを一体に形成し、それぞれの導体パターンの両端を積層方向の両面に引き出し、積層体の積層方向の表面のほぼ全面に導体ペーストを印刷し、その積層体をそれぞれの素子が分割されるように切断し、それらの素子を焼成するとともに、端子電極を焼き付けることを特徴とする積層インダクタの製造方法。
IPC (3件):
H01F 41/04 ,  H01F 27/29 ,  H01F 17/00
FI (3件):
H01F 41/04 B ,  H01F 17/00 B ,  H01F 15/10 C
Fターム (8件):
5E062FF01 ,  5E070AA01 ,  5E070AB02 ,  5E070BA12 ,  5E070CB01 ,  5E070CB13 ,  5E070CB17 ,  5E070EA01
引用特許:
審査官引用 (2件)

前のページに戻る